地平线SoC芯片设计工程师
社招全职3年以上芯片序列地点：成都 | 西安状态：招聘
任职要求
1.计算机体系架构、微电子、电子、通信或其他弱电相关专业背景，硕士学历或本科3年以上工作经历；
2.熟练掌握Verilog和芯片开发流程；具备数字电路设计的基本技能；
4.熟悉对性能、时序、功耗、面积等设计关键指标的分析和优化；
5.熟练掌握Lint，CDC…登录查看完整任职要求
微信扫码，1秒登录
工作职责
1.参与原始需求和规格的定义与分析，制定设计方案和计划； 2.负责模块/子系统的微架构定义，实现RTL开发和集成，完成配置说明文档及用户手册； 3.负责模块/子系统的性能、时序、功耗、面积评估和优化； 4.配合芯片验证、后端迭代、底层软件开发联调以及芯片回片测试等工作。
包括英文材料
学历+
缓存+
https://hackernoon.com/the-system-design-cheat-sheet-cache
The cache is a layer that stores a subset of data, typically the most frequently accessed or essential information, in a location quicker to access than its primary storage location.
https://www.youtube.com/watch?v=bP4BeUjNkXc
Caching strategies, Distributed Caching, Eviction Policies, Write-Through Cache and Least Recently Used (LRU) cache are all important terms when it comes to designing an efficient system with a caching layer.
https://www.youtube.com/watch?v=dGAgxozNWFE
相关职位
校招
1、参与自研 SoC 模块的架构制定、方案设计和 RTL 编码实现，完成 RTLQA(Lint/CDC/DFT/RDC等) 交付检查流程； 2、配合 验证团队，Review 验证计划，定位并修复功能缺陷，确保代码覆盖率达标； 3、配合 中后端 团队完成 时序/面积/功耗 的收敛优化； 4、支持 FPGA/Emulator 原型验证； 5、支持 回片后调试及性能/功耗测试；
更新于 2025-12-12上海|深圳|武汉
社招5年以上技术-芯片
1. 参与PCIe子系统的方案制定 2. 负责PCIe子系统内IP集成、自研逻辑开发 3. 负责PCIe子系统SDC约束与预综合交付，协助中后端团队实现PPA优化 4. 根据中后端反馈（时序、功耗、面积等瓶颈），优化前端微架构和设计 5. 与DV、原型验证团队协作, 负责PCIe子系统的问题分析与定位
更新于 2026-06-16杭州|上海
社招3年以上技术-芯片
1. 参与Ethernet子系统的方案制定 2. 负责Ethernet子系统内IP集成、自研逻辑开发 3. 负责Ethernet子系统SDC约束与预综合交付，协助中后端团队实现PPA优化 4. 根据中后端反馈（时序、功耗、面积等瓶颈），优化前端微架构和设计 5. 与DV、原型验证团队协作, 负责Ethernet子系统的问题分析与定位
更新于 2026-04-13杭州|上海
社招3年以上技术-芯片
1. 负责 RISC-V IOMMU IP 的架构定义、微架构设计及RTL实现，确保满足芯片对设备内存的管理需求，满足项目PPA 要求。 2. 深入理解并实现 RISC-V IOMMU 架构规范，支持多级页表地址转换及权限管理，支持虚拟化扩展。 3. 负责 IOMMU IP 与 SoC 系统的集成，处理与 CPU、DMA、NoC 及 DDR 控制器的交互，满足 SoC 架构需求。 4. 主导 IP 的低功耗设计策略，包括时钟门控、电源门控实现。
更新于 2026-04-01杭州|上海