长江存储芯片设计集成工程师(J13641)
任职要求
1、电子信息类\器件物理类等相关专业硕士及以上学历，2年以上相关工作经验； 2、熟练掌握模拟集成电路的设计方法，熟练电路设计工具和验证工具； 3、熟悉VHDL/Verilog等数字设计语言，掌握数字电路设计流程； 4、熟悉Unix环境，熟悉EDA工具， 例如Cadence等； 5、有存储产品经验者优先，有大规模电路仿真验证经验优先。 6、有上进心，自我驱动力强，团队协作好。
工作职责
1、根据产品要求，分解任务，定义设计要求； 2、理解芯片设计流程和使用模式，可与工艺器件用户测试对接芯片设计spec； 3、根据设计要求，实现产品芯片的布局布线，pad，电源等top level电路设计验证； 4、和版图工程师定义版图设计方案，完成版图review； 5、芯片级别功能验证，读写功能验证，功耗性能评估和风险评估； 6、可以推进项目设计验证流程，并制定指标和标准。 7、撰写技术文档，解决和设计有关的问题，并积累学习经验，反馈给下一个产品的设计； 8、完成产品leader安排的其他工作。
1、根据产品要求，分解任务，定义设计要求； 2、理解存储器器件原理，与工艺器件团队沟通针对存储器件的设计需求； 3、根据设计要求，实现译码，列选，存取，感应等通路电路设计与仿真； 4、和版图工程师定义版图设计方案，完成版图review； 5、存储器芯片关键通路验证包括译码功能验证，读写功能验证，功耗性能评估和风险评估； 6、理解存储器器件原理，与工艺器件团队沟通针对存储器件的设计需求； 7、协助测试工程师测试芯片以及找出存储阵列失效原因； 8、撰写技术文档，解决和设计有关的问题，并积累学习经验，反馈给下一个产品的设计； 9、完成上级领导安排的其他工作。
1. 参与产品的前期规格定义； 2. 根据产品定义设计符合产品需求的芯片实现架构，指导设计团队攻克芯片设计过程中的难题； 3. 负责子系统的架构定义、IP选型与实现及SoC整合； 4. 根据芯片的功能及供电策略，优化floorplan，调整芯片的集成策略； 5. 推动方法论建设，优化设计流程，以提高设计效率。
1、深度参与高速接口模块（如PCIe/USB/Ethernet/UFS/UCIe等）的集成，验证和问题定位，有相应高速SerDes使用或者设计经验 2、深度参与片间互联方案设计，精通CXL协议，有相关IP开发，集成，问题定位经验 3、深度参与SOC模块级和系统级验证，芯片后端迭代，进行性能分析等 4、深度参与芯片验证、后仿、底层软件开发联调以及芯片回片测试和量产导入等相关工作
1、深度参与自动驾驶芯片的Domain Specific Architecture设计，与算法、软件、工具链、架构团队一起软硬件融合、协同设计，定义并完成高算力车载中央计算平台自动驾驶芯片的详细设计规格 2、负责芯片前端设计工作，包括模块RTL设计，子系统数据流分析和梳理，时钟复位设计，低功耗设计，NOC总线，SDC，UPF，SOC集成和综合实现等 3、负责模块/子系统的性能、功耗、面积评估和优化 4、深度参与SOC模块级和系统级验证 5、深度参与芯片后端迭代，进行性能分析、功耗分析等 6、深度参与芯片验证、后仿、底层软件开发联调以及芯片回片测试和量产导入等相关工作