长鑫存储DDR模拟设计高级工程师-Senior Engineer for DDR Analog Design(J19590)
任职要求
1. 教育背景与专业知识：电子类相关专业硕士及以上学历，5年以上电路设计经验，具有扎实的模拟设计功底；
2. 专业技能与资格：深入理解DDR等高速存储接口协议，具备高速SerDes设计经验者优先，深入理解low-jitter系统，包括但不限于source-synchronization system、CDR、PLL，具有高速接口和SerDes PHY功能模块（Tx driver、De-emphase、DLL/PLL、Bandgap、LDO、CTLE、BBPD、PI等）设计经历，熟悉EDA工具设计…工作职责
1. 高速PHY接口设计：负责前沿工艺和规格下Die-to-Die、Chip-to-Chip高速PHY接口设计，以及DDR/GDDR PHY IP的模块级规格制定与电路设计仿真； 2. Chiplet接口模块开发：负责Chiplet接口模块级规格制定及电路设计仿真，确保模块功能与性能满足系统要求； 3. 版图设计协作与指导：与版图设计工程师协作，指导关键电路的版图设计，确保布局满足模拟电路性能要求； 4. 封装与PCB设计支持：支持封装工程师进行先进封装设计及SI/PI仿真，支持硬件PCB设计以及bring-up调试； 5. 文档撰写与系统分析：撰写详细的设计与测试计划文档，针对系统架构进行性能指标分析并提供相应的解决方案。
1. 模块级架构设计：针对前沿工艺和规格，主导高速存储接口PHY IP的模块级规格制定与架构实现，确保设计符合性能与功耗目标； 2. Chiplet接口开发：推动Chiplet接口模块的规格制定与架构实现，拉通跨模块协同，确保接口兼容性与数据完整性； 3. 高速内存接口实现：参与高速内存接口的高层次产品规范与微架构定义，主导RTL编码、LINT检查及健全性测试，确保代码质量与功能正确； 4. 硬件验证与调试：支持硬件FPGA设计及bring-up，协同验证团队进行实验室调试，推动问题闭环； 5. 系统性能优化：与软件团队和/或客户合作，识别并解决系统级问题，主导调试与系统性能调优，达成设计指标。
岗位职责 负责芯片硅后验证相关工作，如硅后测试计划制定、测试环境搭建、测试用例的制定及执行； 负责芯片流片回来后的bringup、物理电气特性验证、系统稳定性验证和芯片硬件层面的Debug，定位并解决问题； 负责DDR高速接口（LPDDR5/LPDDR5x等）的规格评估、硬件电路评审、协议一致性测试及参数调优； 负责完成DDR物理接口测试用例的自动化测试开发； 负责DDR接口稳定性测试、高低温测试、corner测试、PVT拉偏测试及眼图分析。
1. 设计开发支持DDR Ctrl/Phy IP的固件； 2. 设计开发DDR系统相关的固件特性，如MemMap/NUMA/RAS/QoS等； 3. 设计开发DDR系统相关的低速外设和带外接口等固件模块； 4. 与硬件开发人员合作完成DDR Ctrl/Phy IP的集成与验证； 5. 实现DIMM Training调试接口并支持软硬件问题的调试与定位，支撑SoC产品验证交付。
1. 负责DDRPHY的数字逻辑开发。 2. DDR等相关协议的分析和系统方案的设计。 3. 时序调节和training算法的设计。 4. DDR系统DFX功能的设计。