长鑫存储产品良率提升工程师（DIMM） | Product Yield Improvement Engineer (DIMM)(J15513)
任职要求
1. 本科及以上学历，电子，电气，半导体材料，通信，测控以及自动化相关专业；微电子、电子信息、电子工程等相关专业优先 2. 具备半导体产品测试经验（CP，Burn-in，FT，SLT），DRAM或者DIMM/Module/模组产品测试经验优先 3. 具有Fab产线良率提升经验者优先 4. 熟悉ARM（MTK，Qualcomm）或X86（Intel，AMD）架构或具有相关工作经验，具备SOC DRAM模块开发经验尤佳 5. 了解内存框架模块和内存控制方法，有一定主板BIOS或SOC固件开发经验优先 6. 具有较强的逻辑思维，能独立解决问题，良好的数据处理，沟通汇报能力 7. 具有良好人际沟通能力、主动性及团队合作精神
工作职责
1. 利用数据挖掘对良率分析，失效分析以找出根本原因，提升产品良率。 2. 与测试以及产品工程师合作，制定工程实验计划与分析实验结果，撰写实验报告 3. 与制程以及设备工程师合作，监控产线数据，优化测试流程 4. 处理产品异常事件与改善项目追踪 5. 协助产品失效分析以及产品失效数据共性分析
1. 负责DRAM产品（Component，DIMM/模组）系统测试的失效分析与良率提升 2. 根据不同产品以及客户测试条件，设计并定位失效样品的失效场景，并整理归纳相关测试数据 3. 提供逻辑完善的电性失效分析报告（包括客退RMA）并推动测试覆盖率提升，生产以及工程问题分析与改善 4. 实验室5S维护，失效分析实验室的能力建设。根据新产品及时导入新的失效分析设备和分析手法 5. 测试效率提升，支持客户特殊定制化需求
1. 开发新的后端测试方法，构造完善的DRAM 芯片测试架构，确保FT 测试通过的颗粒其在客户端的品质 。 2. 利用FT 数据挖掘对良率分析，失效分析以找出根本原因，提升产品良率。 3. FT程序优化。持续改进测试效率，包括流程优化，测试时间减少 TTR (Test Time Reduction)。 4. 具备封装相关的知识背景，确保对外合作的顺利进行。 5. 配合市场部门进行产品产出规划。 6. Fab制程变更风险评估，DRB/MRB风险评估和批次处置。
1. 开发新的测试方法，构造完善的DRAM 芯片测试架构。 2. 根据CP测试的结果指导Fab 对相应的制程进行改善和验证 。 3. 利用数据挖掘对良率分析，失效分析以找出根本原因，提升产品良率。 4. CP程序优化，持续改进测试效率，包括流程优化，测试时间减少 TTR (Test Time Reduction)。 5. Fab制程变更风险评估，DRB/MRB风险评估和批次处置。
作为良率分析工程师，具备DOE 设计，产品表征，数据分析，确认产品良率的损失原因并提出改善方向的能力。同时，需要协助Device和PI完成新产品的开发，开发并维护CP及defect 良率分析系统。 1. CP/WAT/In-line相关数据分析。 2. 对DOE设计，版图和工艺改良，能够提出良好的建议。 3. 制定良率提升计划。