长鑫存储预研工艺整合工程师 | Pathfinding PIE(J13946)
任职要求
1.硕士及以上学历，半导体、物理学、材料科学与工程、微电子等专业；
2.至少4年以上半导体行业材料、工艺或器件等经验，熟悉半导体研发领域前沿技术，熟悉半导体芯片产品定义、开发到量产的流程；
3.…工作职责
1.新型DRAM阵列存储架构开发； 2.新型DRAM晶体管/电容材料研发； 3.新型器件设计及性能优化； 4.关键工艺及工艺集成技术研发； 5.TEG设计、外围电路设计、结构/电学测试方案开发； 6.材料、工艺及器件仿真。
-数据库质量保证策略设计 -基于数据库内核架构（如事务引擎、存储管理、并发控制等），设计覆盖功能、性能、稳定性、安全性和灾难恢复的综合性测试策略 -针对极端场景（如硬件故障、网络分区、超大规模数据压力）和大事务/高并发场景，构建破坏性测试和压力测试模型 -测试用例开发 -编写自动化测试脚本（如Python/Perl/Shell/C++），覆盖SQL语法、事务隔离级别、锁机制、备份恢复等核心功能 -自动化测试工具以及测试用例管理平台的开发和管理工作。 使用各种测试工具和技术，自动化测试，记录和分析测试结果，并跟踪和验证缺陷 -编写测试报告和文档： 清晰准确地记录测试过程、结果和分析，编写测试报告和相关文档 -设计复杂场景测试用例，例如：极端压力测试：模拟百万级并发事务、TB级数据量下的系统稳定性；破坏性测试：强制断电、磁盘I/O错误注入、内存溢出等异常场景；边界条件测试：验证索引深度、页分裂、日志写满等临界值场景 -性能分析与调优 -使用工具（如sysbench、tpcc、tpch、自定义基准测试）分析查询执行计划、锁竞争、I/O瓶颈 -结合内核日志（如InnoDB redo log、PostgreSQL WAL）定位性能问题，推动优化方案落地 -缺陷管理与协作 -搭建测试环境（含多节点集群、混合负载），复现并跟踪内核级Bug（如死锁、数据不一致） -与开发团队紧密合作，提供Root Cause Analysis（RCA）支持，参与代码审查，提供测试反馈，协助开发人员定位和修复问题，推动内核代码修复 -技术预研与创新 -探索新技术（如向量化查询、持久内存、分布式事务）的测试方法 -开发定制化测试工具（如混沌工程平台、自动化故障注入系统）
1. 负责云网络的虚拟化网元底座NFV平台的数据面技术方案，包括基于需求进行技术可行性分析，技术方案选型、功能设计以及技术架构设计等工作 ； 2. 负责云网络的虚拟化网元底座NFV平台的数据面开发，包括需求代码开发、代码Review、测试及上线发布； 3. 负责云网络的虚拟化网元底座NFV平台的稳定性能力建设以及性能优化，包括线上问题处理、问题诊断等，确保系统的安全可靠，提升产品稳定性和性能； 4. 参与云网络虚拟化网元产品的技术预研以及技术规划，跟踪和了解最新的产品技术趋势。
-负责度加iOS/Android客户端的设计、开发和维护工作 -参与项目需求分析，进行系统设计，制定合理的开发计划 -按照项目计划，按时提交高质量的代码，完成开发任务 -对iOS/Android平台的新技术进行预研，保持公司产品的技术先进性 -配合团队完成项目进度并进行问题的跟踪解决
1. 安卓、iOS、鸿蒙其中一端或多端WebView容器开发，设计和开发高性能的WebView组件； 2. 负责JS&WASM语言虚拟研发工作，以及京东系App内嵌浏览器内核的研发工作； 3. 负责Chromium，QuickJS、V8引擎核心功能研发、稳定性与性能专项优化等工作； 4. 负责自研渲染引擎相关技术预研与攻坚工作。