长鑫存储预研工艺整合工程师 | Pathfinding PIE(J13946)
任职要求
1.硕士及以上学历，半导体、物理学、材料科学与工程、微电子等专业；
2.至少4年以上半导体行业材料、工艺或器件等经验，熟悉半导体研发领域前沿技术，熟悉半导体芯片产品定义、开发到量产的流程；
3.…工作职责
1.新型DRAM阵列存储架构开发； 2.新型DRAM晶体管/电容材料研发； 3.新型器件设计及性能优化； 4.关键工艺及工艺集成技术研发； 5.TEG设计、外围电路设计、结构/电学测试方案开发； 6.材料、工艺及器件仿真。
1.制程问题攻坚：主导光刻工艺异常的根本原因分析，制定解决方案并推动落地。 2.工艺优化与创新：通过参数调优、新材料/设备评估，持续提升量产良率与效率。 3.技术路线开发：领导下一代光刻工艺的预研与技术突破。 4.专案与团队管理：统筹跨部门专案（如良率提升、成本优化），指导工程师团队达成目标
1. 主导储能行业技术/供应趋势/竞品洞察/演进方向分析；输出竞争力的技术路标和方案并通过预研实现方案量产落地，提升产品的市场竞争力； 2. 负责储能产品开发方案可制造性的分析/评审/论证（系统拓扑图、原理图、layout、元器件选型），确保试产/量产快速通过； 3. 负责储能生产测试需求/方案/策略/计划制定与评审，测试规范/用例/环境的建设和优化以及技术平台维护（规范/经验案例/专利），保证系统方案最优； 4. 主导储能生产测试重大异常分析/定位/验证/闭环，含设计/工艺/装备/来料问题；协助搭建生产测试平台进行电气性能/元器件应力/EMC/环境/安规可靠性测试； 5. 主导关键生产测试装备体系化&集成化的开发和导入，确保生产测试装备软硬件竞争力指标落地； 6. 对产品量产交付负责，通过管理/协调团队达成产品从0→1以及从1→100的关键指标； 7. 承担电源制造专家培养和流程建设责任，支撑部门人才梯队建设和组织建设目标达成。
1.AI工具开发与整合： -基于大模型技术（如NLP、强化学习），开发智能设计辅助工具，帮助Junior工程师快速提升设计能力，缩短学习周期。 -推动DTCO（设计-技术协同优化）、DFM（可制造性设计）、DFY（可良率设计）系统的AI化落地，实现设计自动化验证。 2.设计流程优化： -构建智能根因溯源系统，通过数据分析和AI算法快速定位设计缺陷，提升问题解决效率。 -优化电路设计全流程，缩短设计周期，主导约束驱动的设计方法学创新。 3.跨部门协作与落地： -与EDA工具团队、制造工艺团队紧密合作，推动AI工具在实际生产环境中的部署与应用。 -撰写技术文档和案例库，赋能团队技术能力提升。 4.前沿技术研究： -跟踪AI+EDA领域国际最新进展（如生成式设计、自适应优化算法），主导技术预研与专利布局。
1.新型DRAM晶体管/电容材料开发； 2.新型DRAM阵列存储架构研发； 3.新型器件设计及性能优化； 4.关键工艺及工艺集成技术研发； 5.TEG设计； 6.结构/电学测试方案开发； 7.材料、工艺及器件仿真； 8.新技术研发等。