长鑫存储DRAM老化研发工程师 | DRAM Aging R&D Engineer(J14489)
社招全职研发技术类地点：合肥状态：招聘
任职要求
1.本科以上，微电子、自动化、通信工程、电子信息、及相关专业； 2.有半导体老化测试工作经验者优先； 3.有DRAM等电路设计或测试经验者优先； 4.有电路设计基础，Verilog基础，电路仿真经验者优先 5.具备良好的团队合作、逻辑推理、沟通、报告和工程实验设计等能力； 6.具有较好的工作主动性、团队合作、良好的创新创业精神。 7.具备较强的动手能力。
工作职责
1.负责新产品研发阶段老化方式开发； 2.负责产品全阶段老化失效的根因分析并提供更有效的老化测试方法和coverage； 3.具备一定的电路分析能力，需要不断优化并设计新的DFT进行老化测试； 4.具备一定的 Process 和 Device 基础，需要针对老化测试的degradation进行评估； 5.熟练掌握Nanoprobe分析手法，需要找出老化测试具体degradation的MOS。
包括英文材料
相关职位
社招3年以上研发技术类
1.拆解DRAM电路对器件可靠性的需求, 制定可靠性相关design rule和spec.； 2.基于aging model/ECR rule进行电路的可靠性老化仿真, 分析研究相关degradation机理, drive产线可靠性部门改善； 3.统筹BI/HTOL等产品可靠性项目的失效分析, 分析电路失效机理, 提供改善建议； 4.调研总结DRAM可靠性关键电路,相关失效机理和改进方案方法, 形成lesson learn和DFMEA; 5.建立并完善DRAM相关的DFR规范; 6.研究建立从器件-电路-产品的可靠性co-relation, 发布相关技术和学术成果；
更新于 2025-09-19
社招3-5年研发技术类
1.DRAM相关的存储产品可靠性认证; 2.制定可靠性验证Qual/Monitor计划、pass/fail标准、测试方法等; 3.与Design、PD、PIE部门合作，推动可靠性失效相关的器件、电路、制程改善; 4.开发DRAM相关的ELFR/HTOL/LTOL老化测试程式和测试方法；导入及调试相关老化测试设备; 5.对可靠性不良进行初步分析，判断失效类型，追踪失效分析进度。
更新于 2025-09-19
社招3年以上研发技术类
1.负责新产品研发阶段问题的根因分析； 2.深入了解电路功能和性能，提供更有效的测试方法和coverage； 3.负责FIB方案确认电路问题原因和改版措施； 4.客退品问题分析，需要找到具体的缺陷位置。
更新于 2025-09-19
社招5年以上研发技术类
DRAM新产品存的PTE产品跨部门项目负责人(核心存储阵列方向) ,负责统筹新产品从产品验证到产品量产导入,包括设计验证,测试流程优化,良率提升。 （1）制定新产品的整体新产品导入策略、测试计划、管理项目时程，确保项目准时达交； （2）负责协调PTE内外功能部门进行产品功能性验证确保效率资源最大化并统筹工艺或设计问题，确保问题最终获得解决；
更新于 2025-09-19