长鑫存储存储产品晶圆测试经理-Memory Wafer sort manager(J20124)
任职要求
1. 教育背景: 微电子、电子工程、半导体物理、材料科学等相关专业,硕士及以上学历。
2. 工作经验:8年以上半导体晶圆级测试工作经验,其中至少5年以上存储类芯片测试经验。3年以上技术团队管理或项目领导经验。
3. 专业技能:熟悉ATE测试平台(如Teradyne Magnum系列、Advantest T5x/…工作职责
1.组建和管理memory CP(晶圆测试)工程团队,负责团队的建设、能力提升和绩效考核。 2.主导memory 晶圆测试(CP)程序的开发、调试、优化及维护,确保测试程序覆盖产品功能、性能和可靠性要求。 3.主导CP阶段首批硅出片验证,完成电性测试与功能检查,输出验证结论。 4.负责CP测试相关的良率分析及提升工作,运用数据分析工具对CP测试数据进行分析(如BIN分布、失效模式分析等),建立测试数据库和database、与设计、工艺和良率团队协作,定位并解决影响良率的异常问题,推动良率持续改善。 5.评估和导入新的测试硬件(如探针卡Probe Card、测试头等),优化测试流程与参数,降低测试成本(TTR),提升测试效率, 提出新测试模式需求,推动测试方案迭代。 6.与产品设计、工艺集成、运营管理等部门紧密合作,确保新产品从研发到量产的顺利转移。"
1. 组建并管理存储产品阵列特性分析团队,制定团队发展和培训计划,负责项目分配、绩效评估和技术指导。 2.主导存储阵列,memory cell特性的各种电学特性表征和优化,包括编程/擦除性能表征(RWM,tprog,Vt分布等)、存储阵列保持能力(Retention)、耐久度(Endurance)、读干扰(Read Disturb)和写串扰(Program Disturb)等。 3.开发并优化阵列级测试算法,和搭建阵列测试流程,与测试工程师合作并导入测试方案,确保最终方案的落地和实施。 4.协同工艺集成、器件和良率工程团队,定位阵列层面失效模式,提出工艺改进建议并跟踪验证效果。 5.参与下一代产品的器件和阵列特性评估,为工艺开发提供数据依据和方向指引。 6.与设计、工艺整合、测试、可靠性等多团队紧密配合,确保从研发到量产的顺利过渡。"
1.全面领导和管理测试工程团队,涵盖CP(晶圆探测)和FT(最终测试)两个环节的工程师团队。负责团队建设、技术能力提升、人才梯队培养及员工绩效评估。 2.主导memory产品(从晶圆级到封装级)的测试方案开发、测试程序编写与调试。 3.负责测试硬件的选型与评估,包括探针卡(Probe Card)、测试座(Socket)、负载板(Load Board)、Handler等。 4.持续优化测试流程,缩短测试时间(TTR),提高单位产能(UPH)。评估和导入新的测试平台/设备,制定测试成本降低策略。 5.负责CP和FT各阶段的良率监控,对良率异常进行根因分析,并推动改善措施闭环。协同工艺整合、产品工程、设计等部门,定位测试过程中的系统性失效问题,提升产品整体良率。 7.深度参与memory产品从设计验证到量产的全过程测试方案规划与实施。确保测试程序在量产阶段的稳定性和高效率。 8.运用统计分析工具(如JMP、Minitab、Python等)对海量测试数据进行深度挖掘,为产品改进和工艺优化提供数据支撑。 定期向管理层汇报测试工程关键指标。 9.与产品的CP/FT、质量、可靠性、研发设计等部门建立密切协作机制,确保测试工程工作的顺利开展和交付。"
1.管理memory存储健康度和可靠性分析团队,制定技术路线与人才培养计划。 2.负责建立存储芯片全生命周期的健康度监控与管理体系,包括从晶圆级、封装后到系统应用不同阶段的健康度评估标准制定。 3.建立存储产品健康度和可靠性测试流程包括程序开发、调试和优化,确保各种可靠性指标都能准确得到体现。 4.定义并持续优化存储产品关键可靠性指标(如xtemp、endurance、retention、read disturb等),主导开发健康度预测算法模型。 5.主导大规模存储可靠性测试数据的实时采集与自动化分析,与产品设计、工艺集成、运营管理等部门紧密合作,确保产品可靠性满足客户需求。 6.深入研究存储阵列生命周期内的退化机制,探索微观物理机制与宏观健康度指标之间的关联。"