长鑫存储产品管理工程师 I Product Management Engineer(J11878)
任职要求
1.要求具备2年以上半导体CP/FT测试经验，有成功诊断和解决CP/FT SBL/SYL批次问题的实战经验。
2.深入理解测试程序逻辑及硬件交互，能快速定位导致批次性异常的根源。
3.熟练掌握数据分析工具（如JMP, INGEDA等）进行测试数据深度挖掘，运用SPC和RCA方法解决复杂良率问题。
4.具备优秀的跨部门沟通协调能力，能在生产压力下高效推动问题解决流程。
5.了解DRAM/NAND存储器基本原理及失效模式，有存储器测试经验者优先工作职责
1. 承接客户RMA case的内部分析和处理，推动分析进展并落地处理方案。 2. 对接质量相关的MRB case, 协调内部分析资源并落地处理方案。 3. 追踪测试良率状况并推动改善进展。 4. 产线异常批次管控及源头挖掘; 尽早停止异常事件的影响范围。 5. 客户产品技术问题支持。 6. 产品的可靠性定期检测结果评估及改进方案实施。
1、 主导、推进PDC及各部门的流程标准建立，包含支撑业务的管理流程梳理、跨部门流程拉通、checklist/issue/DFMEA管理、问题闭环管理等 ； 2、 通过节点检查、流程审计等方式确认既定的流程标准是否有效落地，并推动落地；同时根据实际落地和运行的问题，持续推动流程改进； 3、 策划相关流程改进专项，并主导专项落地 4、 致力于PDC流程标准化、系统化与数智化建设，通过流程系统化、数智化提升运行效率与质量 5、 作为PDC流程体系窗口，对接公司内外部审计工作，能独立应对客户、质量及其他第三方机构/部门对PDC的审计，能主导开展PDC内部流程审计工作； 6、 PDC其他公共、运营等相关工作
1. 开发新的后端测试方法，构造完善的DRAM 芯片测试架构，确保FT 测试通过的颗粒其在客户端的品质 。 2. 利用FT 数据挖掘对良率分析，失效分析以找出根本原因，提升产品良率。 3. FT程序优化。持续改进测试效率，包括流程优化，测试时间减少 TTR (Test Time Reduction)。 4. 具备封装相关的知识背景，确保对外合作的顺利进行。 5. 配合市场部门进行产品产出规划。 6. Fab制程变更风险评估，DRB/MRB风险评估和批次处置。
1. 开发新的测试方法，构造完善的DRAM 芯片测试架构。 2. 根据CP测试的结果指导Fab 对相应的制程进行改善和验证 。 3. 利用数据挖掘对良率分析，失效分析以找出根本原因，提升产品良率。 4. CP程序优化，持续改进测试效率，包括流程优化，测试时间减少 TTR (Test Time Reduction)。 5. Fab制程变更风险评估，DRB/MRB风险评估和批次处置。
1，协同各相关部门，专注集团新产品开发周期加速、业务运营方案规划和流程落地。 2，规划和建立研发线，保质保量交付研发线 3，负责团队管理和建设相关工作