长鑫存储制程整合工程师-PIE Engineer(J10957)

1. 启动项目风险评估：主导多维集成项目前期的调研与风险评估，设计验证方案，提前识别并闭环潜在技术风险； 2. 推动研发协同开发：深度参与研发环节，与Design、Test、封装团队协作，推进TSV、HB及封装工艺的开发与优化； 3. 提升工艺与良率表现：依据客户需求与良率目标，攻关工艺瓶颈，拓展工艺窗口，系统性提升产品良率与性能。

1. 工艺平台整合与需求提炼：主导基于DRAM制程的工艺平台整合工作，与Design和Device Team根据产品需求，提炼对器件的关键尺寸要求、电性要求和可靠性要求； 2. 制程优化与良率提升：整合并优化制程，协同Device及Module团队稳定产线，提升产品良率，同步扩展产能并降低产品成本； 3. 新产品导入与风险管控：主导新产品导入，完成FMEA分析，对关键路径实施风险管控并制定高风险项目的验收标准，确保新产品验证成功。

1.Process flow理解与ECN识别：熟知process flow上下层相互影响关系，对于loop之间ECN BKM能识别出潜在影响并给出相应纠正方案； 2.Module工艺理解与问题定位：对各个module有较深的工艺理解，对于线上突发问题可以快速找出问题的root cause； 3.低良率问题分析与改善：帮助与带领工程团队分析systematic低良率问题，制定有效的改善方案进行良率提升； 4.团队培训与方法论推广：培训工程团队，推广解决问题的方法论与工具。

1.组织协调跨部门合作，和产品设计、器件、工艺部门共同合作，建立切实可行的良率提高、性能改善路线图； 2.CMOS新工艺导入，从制程整合的角度领导整个量产良率提升工作。