比特大陆物理设计实习生

负责模块或全芯片的物理实现，从RTL(或网表）到最终 GDSII的交付。 职责包括但不限于： 构建完整的floorplan，包括pin assignment, partition, power grid等。 制定并验证高性能低功耗时钟网络结构。执行布局和布线到收敛以满足时序，面积和功耗约束。 生成并实施 ECO 以修复timing, noise, EMIR, 以及DRC/LVS违规问题。 参与建立 CAD 和物理设计方法，协助芯片集成的流程开发。

1. 构建完整的floorplan，包括pin assignment, partition, power grid等； 2. 制定并验证高性能低功耗时钟网络结构。执行布局和布线到收敛以满足时序，面积和功耗约束； 3. 生成并实施 ECO 以修复timing, noise, EMIR, 以及DRC/LVS违规问题； 4. 参与建立 CAD 和物理设计方法，协助芯片集成的流程开发。

1.与CPU设计者密切合作，进行关键时序路径的分析与逻辑电路优化； 2.前后端协同设计，持续提升CPU PPA性能指标； 3.CPU Core的物理设计与交付，达到产品指标要求； 4.CPU 集成实现工程师（中端）综合实现

作为物理设计团队的一员，你将参与打造基于先进工艺的下一代服务器SoC芯片，一方面将驱动整个RTL2GDS的物理设计交付流程，包括 Floorplan, Synthesis, P&R, Timing, PI, Power 以及Sign-offs；另一方面也将专注于芯片PPA（性能、功耗、面积）的优化工作。 工作职责包括但不限于以下几个方面:
 * 在先进工艺节点上实现复杂的CPU模块； * 与架构师及设计人员密切合作进行PPA的优化； * 交付流程涵盖：Floor planning，physical-aware synthesis, equivalence checks, partitioning, IO assignment and IP integration, power grid, P&R, CTS, timing closure, power analysis等 * 设计和实现Timing ECO并完成tapeout 签核 （sign-offs) * 优化改进芯片物理设计流程和方法学；