logo of bytedance

字节跳动SOC前端设计工程师(SOC+IP)-Data(北京)

社招全职3年以上JDJN1地点:北京状态:招聘

任职要求


1、电子、微电子,计算机等相关专业本科5年,硕士研究生或以上3年SOC前端设计工作经验;
2、数字集成电路前端RTL设计相关经验;熟悉Verilog/SystemVerilog等编程工具;
3、熟悉ARMV8系统架构;有开发64位ARMSOC的经验;
4、熟悉数字IC设计流程,熟练掌握Synopsys/Cadence/Mentor等EDA工具;
5、了解DV/SV/UVM验证方法学;
6、熟练使用Linux/Unix操作系统,熟悉Tcl/Perl/Python等Scripts语言;工作认真负责,具备较好的沟通、学习能力,较强的英文读写能力,以及较好的团队协作精神。

工作职责


1、根据芯片总体设计要求进行IP模块前端设计,SOC Integration;
2、根据模块规格要求,与软件确定软硬件划分,完成数字电路模块(包括DFT)RTL设计,包括电路综合、时序检查(Timing Check)、功能验证,Formal Verification,仿真等;
3、完成模块级功耗,面积,性能分析;
4、给后端设计提供必要的支持;在后端设计完成后进行后仿(Post Layout Simulation);
5、参与芯片测试和调试。
包括英文材料
SOC+
Linux+
Unix+
Perl+
Python+
相关职位

logo of bytedance
社招JDME1

1、CPU芯片Core前端开发(职位包括建模,架构,微架构,RTL开发,验证,FPGA硬件仿真等); 2、定义及实现服务器级CPU核和系统IP内的关键模块; 3、与公司内外的其它软件,固件,中后端,系统硬件团队紧密合作。

更新于 2020-11-25
logo of bytedance
社招2年以上A101817

1、负责NoC系统的方案设计、开发实现与集成等工作; 2、与验证团队合作,确保NoC的功能实现、性能达标; 3、与中后端团队合作,确保NoC的物理实现符合设计目标。

更新于 2025-03-18
logo of bytedance
社招3年以上A77917

1、根据芯片总体设计要求进行IP模块前端详细设计,SOC Integration; 2、根据模块规格要求,与软件确定软硬件划分,完成数字电路模块RTL设计,以及电路综合、时序检查 (Timing Check); 3、协助验证人员完成EDA验证, FPGA和EMU验证工作; 4、模块级功耗,面积,性能分析; 5、给后端设计提供必要的支持;在后端设计完成后进行后仿 (Post Layout Simulation); 6、参与芯片测试和调试。

更新于 2023-09-07
logo of bytedance
社招3年以上NEUV

1、根据芯片总体设计要求进行IP模块前端设计,SOC Integration; 2、根据模块规格要求,与软件确定软硬件划分,完成数字电路模块 (包括DFT)RTL设计,包括电路综合、时序检查 (Timing check)、功能验证,Formal Verification, 仿真等; 3、成模块级功耗,面积,性能分析; 4、给后端设计提供必要的支持,在后端设计完成后进行后仿 (Post Layout Simulation); 5、参与芯片测试和调试。

更新于 2022-02-28