字节跳动芯片DFT工程师（上海）
任职要求
1、研究生学历及以上，微电子/电子/计算机等相关专业毕业，2年以上DFT工作经验； 2、具备熟练的脚本技能（例如TCL，Perl，Python等) ; 3、熟练使用DFT EDA工具，掌握DFT原理和方法； 4、熟悉综合/STA者优先； 5、良好的团队合作精神，认真负责的工作态度； 6、良好的沟通能力，英语读写顺畅。
工作职责
1、负责SoC芯片中的DFT相关工作，包括Scan，MBIST，ATPG，Boundary Scan等等； 2、和其他团队合作，完成芯片设计过程中相关的Timing/Power-IR分析和收敛； 3、流片后进行ATE测试，包括向量调试，覆盖率优化，解决测试中遇到的各种问题。
1. 参与制定完整的SoC芯片DFT方案； 2. 完成DFT电路设计，包括Scan、Mbist、Bscan、Lbist； 3. 完成DFT模式的时序约束，协助完成DFT模式的时序收敛； 4. 完成DFT电路的功能验证； 5. 参与芯片bring-up调试； 6. 参与芯片的良率提升以及故障分析。
1.完成SOC芯片DFT设计工作，Bist，Jtag，Scan，ATPG等 2.完成DFT方案，设计，仿真，时序分析等 3.负责芯片投片前各项signoff检查 4.参与先进工艺的导入，诊断良率问题，催熟工艺达成量产目标
1. 与DFT工程师沟通芯片的DFT设计、制定芯片测试方案； 2. 与应用工程师协作，了解芯片在实验室的测试方法，并记录实验室测试数据； 3. 与厂商合作制作Load Board、Probe Card、Socket等测试硬件，搭建ATE测试平台； 4.制定测试规范 ,开发CP、FT和SLT测试程序，对测试程序优化，确保覆盖率、稳定性、一致性以及测试时间达到预期目标； 5. 负责量产筛片需求，监控测试数据，通过分析测试数据发现测试问题并解决; 6. 协助生产线，解决生产过程中遇到的问题、确保测试产能满足出货需求； 7. 对客应用中反馈的芯片问题进行分析验证、排查量产测试问题、确保产品在客户端的良率；
-负责制定SOC/ASIC芯片的DFT设计方案和测试方案 -负责DFT电路的实现和验证，优化DFT设计流程，包括MBIST、SCAN、Boundary Scan以及其它可测试性电路设计 -pattern生成和仿真，优化测试覆盖率 -协助团队完成整个芯片的sign-off -与ATE测试团队配合快速解决调试过程中的问题，协助完成测试failure的分析和良率提升，顺利实现芯片量产测试