字节跳动可编程RDMA芯片架构工程师-芯片研发-筋斗云人才计划

团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 课题背景： 近两年RDMA领域的协议和方案演进很快，业界提出很多新的协议，这些协议有很多类似的特性，但是报文格式和语义都有差异，并且每种协议也在持续演进。自研RDMA是硬件卸载方案，随着link speed向800Gbps和1.6Tbps高带宽演进，不得不采用ASIC方式实现，不像FPGA具有灵活的可编程性。在ASIC芯片中实现部分可编程的RDMA，对协议的演进和功能扩展以及各种协议的探索，会带来很多灵活性。业界在这个领域已经有方案实现，比如Nvidia的DOCA DPA。RISC-V和ARM core具备可编程性，目前在可编程拥塞控制PCC应用方面有一些探索，本课题对RISC-V和ARM core应用在可编程RDMA领域进行预研。预期效果如下： 1、用户可定义的高度灵活的RDMA功能，潜在的场景包括新的RDMA opcode，wqe fencing，qp or link sharing，multipath，wire format，telemetry等； 2、得到不同业务和定制化场景对RISC-V和ARM core的规格需求； 3、以SDK形式提供给用户； 4、不影响现有的RDMA软件栈； 5、在RDMA网卡芯片中实现，不会额外消耗主机的CPU。 课题挑战： 1、RDMA的实现架构抽象出protocol engine、dma engine、scheduler等层次结构，方便结合RISC-V/ARM core实现可编程架构； 2、控制路径拦截WQEs进行定制化修改，数据路径性能不受影响； 3、构建丰富和准确的仿真模型，为各类新协议和新功能提供快速的性能评估； 4、与现有的hstim仿真平台结合验证整体架构的合理性和性能； 5、考虑各种业务场景的qos需求。

团队介绍：字节跳动云基础设施部门，通过云技术管理着百万量级的服务器构成的超大数据中心。我们通过深度优化千万级容器实例与算力优化，搭建EB级数据存储治理体系，探索新一代搜索型数据库与大规模AI集群下的高速网络通信，我们积极拥抱开源和创新的软硬件架构，致力于构建业界领先、稳定、高可用的面向LLM的AI云原生的基础设施架构与产品矩阵，为整个公司的业务和客户发展保驾护航。 1、负责字节跳动全系产品（包括但不限于抖音、今日头条等）的网络基础设施和网络基础平台的研发工作； 2、研发全链路网络性能测量、分析、定位和优化，基于意图的网络自动化，网络仿真、推演和验证，海量网络数据实时和非实时的处理，以支撑超大规模的数据中心网络； 3、云网络产品研发，基于SDN、NFV和软硬件一体化等技术，提供高性能、大规模的火山引擎云网络产品； 4、虚拟网络的出口网关和跨域网关的研发，以及基于DPDK和可编程交换芯片的软件研发，提供高性能的网络虚拟化网关产品； 5、RDMA相关高速网络的传输协议、流控算法、通信库、端网融合等研究和研发工作，支撑AI计算的高性能网络通信； 6、网络相关网元的设计研发，包括自研交换机、路由器等，以适应大规模数据中心的组网和互联；研发四七层负载均衡、通用网络库、加解密技术、DNS调度、QUIC等公网传输协议，提供端到端的流量接入服务。

1、研发自研交换机、路由器、网关、P4可编程设备等，用于百万服务器规模的超大型数据中心、骨干网、边缘、字节云火山引擎等场景； 2、同时在AI/机器学习场景，利用P4可编程、在网计算、端网融合等技术，研发RDMA高性能网络的解决方案； 3、在网络可编程方向，利用P4可编程芯片、DPU、FPGA，研发超融合可编程平台，实习网关、边缘、在网计算等网络业务的芯片卸载。

1、研发自研交换机、路由器、网关、P4可编程设备等，用于百万服务器规模的超大型数据中心、骨干网、边缘、字节云火山引擎等场景； 2、同时在AI/机器学习场景，利用P4可编程、在网计算、端网融合等技术，研发RDMA高性能网络的解决方案； 3、在网络可编程方向，利用P4可编程芯片、DPU、FPGA，研发超融合可编程平台，实习网关、边缘、在网计算等网络业务的芯片卸载。