字节跳动芯片互联与高速接口硅后验证架构师-芯片研发（北京）

1、端到端负责字节自研芯片的硅后EVB板级验证和芯片产品化量产导入支撑工作，对芯片的硅后验证质量负责； 2、负责片上互联与高速接口（包括不限于PCIe/UCIe/BoW/UALink/CXL/RDMA/NVLink/UEC等）、模拟/数模混合（Serdes/PHY）等模块的硅后板级验证工作，包括不限于Electrical Validation（EV）、Signal Integrity Validation（SIV）、BER Validation、RAS策略验证、协议一致性验证、系统裕量与稳定性验证等； 3、与相关团队和合作伙伴高效协作，完成验证策略/方案/计划制定、用例设计、验证执行、问题定位与攻关、结果分析和评估报告等。

ByteIntern：面向2026届毕业生（2025年9月-2026年8月期间毕业），为符合岗位要求的同学提供转正机会。 团队介绍：字节跳动系统部，负责字节跳动从芯片到服务器、操作系统、网络、CDN、数据中心等基础设施的研发、设计、采购、交付与运营管理，为包含抖音、头条、火山引擎等全球业务提供高效、稳定、具备可扩展性的基础设施。部门当前业务开展包括不限于：数据中心设计建设、芯片研发、服务器研发、网络工程研发、火山引擎边缘云业务、高性能智能硬件研发、IDC资源智能交付与运维、硬件基础设施智能监控与预警、操作系统与内核、虚拟化技术、编译工具链、供应链管理等众多基础设施相关方向。 1、参与高性能服务器芯片的板级、系统级验证（Post-Silicon Validation）、评估与SLT(System Level Test)测试；支撑芯片的产品化集成验证与评估和量产导入； 2、负责设计、开发、移植、维护系统级测试、压力测试、边界/异常测试等各类测试工具； 3、负责测试问题的初步定位与复现，分析测试过程中发现的缺陷及其分布规律，为设计团队寻找故障根源提供支持，并通过缺陷分析不断调整、优化测试方案和执行力度，确保项目质量符合预期； 4、负责PCIe/SATA/NVMe/DDR/互联/网络等高速接口IO的电性能、兼容性、协议一致性、电路裕量、常稳/环境可靠性等验证与评估； 5、参与性能测试及调优，包括不同PVT场景下的基准性能测试及协助业务进行硬件和芯片相关的性能分析与调优； 6、负责自动化测试框架搭建/维护和用例开发，提高测试效率和覆盖效果。

1.前沿技术预研： -主导3DDRAM（垂直堆叠电容）、FeRAM混合架构等颠覆性技术的原型设计与仿真验证，突破1αnm以下制程的物理极限。 -开发存算一体（PIM）架构下的DRAM单元设计，实现内存内AI运算加速，能效比提升。 2.跨学科协同创新： -探索新型材料（如铁电材料HZO、二维半导体）在DRAM单元中的应用，构建从器件物理到系统级可靠性的全链路模型。 3.设计-制造协同攻关： -推动DTCO（设计-技术协同优化）在先进DRAM制程中的落地。 4.技术标准与专利布局： -参与JEDEC等国际标准组织的新协议制定，主导高速接口的电气规范与测试方法论提案。 -构建核心技术专利池，年均提交5+项高价值发明专利。

1、与架构、软件、设计等团队合作构建高端芯片设计验证平台； 2、负责和主导验证方法学和验证策略制定，开发高性能验证架构； 3、负责和主导数据中心芯片互联验证TB开发、环境开发、测试向量开发及调试，覆盖率收集及整体DV signoff的流程开发； 4、负责和主导芯片验证文档的撰写，验证Testbench搭建及实现，Testplan等；