大疆高级芯片设计工程师（低功耗）
任职要求
1. 微电子、计算机、电子、通信等相关专业，硕士及以上学历；
2. 具有5年及以上数字电路设计经验，有成功的芯片流片+功耗闭环经验，有从零到一实现功耗建模经验者是加分项；
3. 熟悉功耗仿真及建模技术，精通RTL/网表/硬件加速器级别至少一种功耗仿真工具；
4. 有低功耗从设计到应用的经验，如AVS、DVFS、DFS、全硬件自动门控等，熟悉各种低功耗手段者优；
5. 对SoC系统架构及芯片物理实现流程具备基本认知，具有前端设计、实现、后端相关经验是加分项；
6. 具备良好的问题分析和解决能力，能够独立开展工作并承担责任，具备良好的团队合作精神和沟通能力，有较强的自驱力和好奇心。工作职责
1. 参与项目功耗指标制定及分解，与产品团队合作完成关键功耗场景定义，并为场景功耗提供准确预估； 2. 负责芯片项目各开发阶段的功耗仿真及功耗数据验收，同设计团队合作，为模块功耗优化提供支持，包括但不限于模块功耗拆解、功耗异常分析、制定优化方案等； 3. 跟进回片功耗测试以及数据分析，完成功耗指标闭环，推动软件实现产品低功耗方案落地； 4. 同系统软件、业务IP团队合作，负责功耗建模方法学建设、改进以及相关脚本、工具链开发和维护； 5. 跟进业界最新进展，持续推动功耗建模，评估及优化方法的演进及落地。
1. 负责SOC芯片从RTL到NETLIST的全流程实现工作：包含SDC编写、Synthesis、Formal、CLP、Power分析、约束及网表质量检查等； 2. 与设计/DFT/后端团队紧密协作，优化芯片设计及实现方案，达到项目PPA目标； 3. 参与综合相关流程开发和完善，开发自动化脚本（Tcl/Python/perl等），提升综合流程效率及质量； 4. 负责工艺评估及导入，并持续挖掘探索工艺PPA收益红利； 5. 负责芯片memory选型，signoff标准制定、STA策略制定、定制化策略的开发及落地。
1. 负责ISP模块的架构设计、RTL代码实现及优化，确保满足PPA（性能、功耗、面积）指标； 2. 完成从算法/协议到硬件架构的转换，进行PPA分析及优化； 3. 配合验证团队完成模块级和系统级仿真验证，参与FPGA原型验证及芯片调试，解决设计中的功能与时序问题； 4. 与算法、后端设计及测试团队紧密协作，输出设计文档并归档，确保IP模块高质量交付； 5. 参与新技术预研，评估带宽优化、面积优化、低功耗设计等方向的可行性，提出创新性解决方案。
1. 负责通信芯片中Modem模块的架构设计、RTL代码实现及优化，确保满足协议标准； 2. 完成从算法/协议到硬件架构的转换，进行PPA（性能、功耗、面积）分析及优化； 3. 配合验证团队完成模块级和系统级仿真验证，参与FPGA原型验证及芯片调试，解决设计中的功能与时序问题； 4. 与算法、后端设计及测试团队紧密协作，输出设计文档并归档，确保IP模块高质量交付； 5. 参与新技术预研，评估通信协议、低功耗设计等方向的可行性，提出创新性解决方案。
1. 参与&负责芯片低功耗方案设计； 2. 参与&负责芯片工作模式定义及设计； 2. 参与&负责芯片电源域架构/电源管理控制分析设计； 3. 参与&负责芯片时钟复位架构分析设计； 4. 参与&负责芯片场景功耗，漏电，IP子系统功耗仿真分析； 5. 参与&负责关键子系统能效分析。