大疆资深SOC芯片架构设计专家
任职要求
1. 具有复杂SOC架构设计经验， 熟悉ARM架构/NOC总线/DDR，了解npu/dsp/isp/codec等核心业务IP 2. 有连续3年以上手机/影像/视觉/AI类芯片架构设计经验，有在架构岗位上的芯片成功流片经验 3. 有SOC架构探索及优化经验，能用完善的架构优化方法解决问题 4. 熟悉芯片性能验证方法，了…
工作职责
1. 负责芯片的需求分析、规格定义及架构设计，进行性能等指标分解，确保芯片满足PPA目标 2. 带领团队进行芯片性能分析，识别性能瓶颈并给出架构/设计优化方案，推动优化落地 3. 芯片回片后，跟进设计及性能指标测试及闭环，指导下一代芯片设计优化 4. 与软件团队进行软硬件联合优化，支持软件进行芯片性能调优，确保芯片在产品中发挥性能潜力 5. 持续对标SOC芯片架构及性能优化领域先进技术，制定技术路线图，主导架构设计前沿技术预研及落地。
1. 负责SOC系统方案，系统场景验证，媒体类/CPU核/DDR等子系统的System level级验证 2. 负责验证策略，验证方案及验证feature list的制定 3. 负责子系统及/系统级前仿、后仿验证交付 4. 支持Emu&FPGA系统case调试，硅后调试 5. 负责验证提效，流程优化与落地。
1. RTL集成与质量检查：主导SOC集成RTL Quality Check和低功耗检查（UPF/CPF），负责SoC顶层模块集成、时钟/复位/MTCMOS架构规划及芯片分区与层次设计； 2. 综合与时序收敛：主导SOC顶层设计综合与DFT/DFX（scan insert/mbist insert）及APTG、SDC约束、静态时序分析、功耗PTPX分析，推动时序风险解决与收敛； 3. 物理设计协同：与物理设计团队紧密合作，协助完成顶层布局、电源规划、时钟树（CTS）和封装要求，解决时序收敛与物理违例问题； 4. 文档编写：参与编写详细的设计规格、集成指南和验证计划等文档，支撑设计流程的标准化与可追溯性； 5. 流程优化与工艺协同：参与或主导设计流程、自动化脚本和设计方法学的改进，与相关团队协作评估工艺库，推动设计流程与工艺的协同优化。
1. RTL设计与集成：编写和集成顶层RTL代码（包含bus、ckgen、pinmux等），进行芯片级功能仿真、Quality Check、约束设计及低功耗检查（UPF/CPF）； 2. 顶层架构规划：参与SoC顶层模块集成、时钟/复位/MTCMOS架构规划及芯片物理分区与层次设计，确保架构合理性与可实现性； 3. IP集成与系统互联：集成处理器核（如ARM/RISC-V/GPU/NPU）、高速接口（如DDR/USB/PCIe/SerDes）及各类外设IP，确保系统互联（NoC/AMBA）正确高效； 4. 设计综合与验证：参与顶层设计综合与DFT、静态时序分析、功耗PTPX分析等环节，保障设计质量与性能达标； 5. 文档编写与流程优化：编写详细的设计规格、集成指南和验证计划等文档，参与或主导设计流程、自动化脚本及设计方法学的改进。
1.负责自研引擎的shader、pso、材质变体、shader cache等流程管理优化； 2.负责各平台RHI层接入适配优化； 3.负责游戏客户端引擎渲染相关功能模块设计与移动端落地； 4.与美术直接合作，满足其他职能引擎相关需求并共同推进画面表现提升； 5.负责游戏客户端性能优化以及稳定性提高；