vivo硬件架构工程师
任职要求
1、本科及以上学历，5年以上消费电子产品结构设计或堆叠架构设计相关工作经验，具备穿戴产品、平板电脑、手机、无人机、运动相机、精密运动产品相关经验优先； 2、熟悉结构设计基础知识、生产流程、及结构件常用的加工工艺，熟悉消费电子产品核心零部件(如屏、电池、摄像头、音频等)基本功能原理及基本知识；对硬件…
工作职责
1、负责智能终端产品的整机硬件系统架构设计任务；协助Leader主导周边技术团队及内外部资源配合，完成项目前端硬件系统架构方案构思和开发、3D堆叠、相关技术可行性、成本、品质、进度等，保障产品落地性及外观等综合竞争力； 2、深入系统硬件整机架构基础技术和相关四新技术研究，推动周边领域完成必要的技术预研开发及验证，为项目可量产性做准备； 3、洞察与研究行业发展趋势、前沿技术及资源，为整机系统硬件架构设计储备技术资源。
团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 课题背景： 近两年RDMA领域的协议和方案演进很快，业界提出很多新的协议，这些协议有很多类似的特性，但是报文格式和语义都有差异，并且每种协议也在持续演进。自研RDMA是硬件卸载方案，随着link speed向800Gbps和1.6Tbps高带宽演进，不得不采用ASIC方式实现，不像FPGA具有灵活的可编程性。在ASIC芯片中实现部分可编程的RDMA，对协议的演进和功能扩展以及各种协议的探索，会带来很多灵活性。业界在这个领域已经有方案实现，比如Nvidia的DOCA DPA。RISC-V和ARM core具备可编程性，目前在可编程拥塞控制PCC应用方面有一些探索，本课题对RISC-V和ARM core应用在可编程RDMA领域进行预研。预期效果如下： 1、用户可定义的高度灵活的RDMA功能，潜在的场景包括新的RDMA opcode，wqe fencing，qp or link sharing，multipath，wire format，telemetry等； 2、得到不同业务和定制化场景对RISC-V和ARM core的规格需求； 3、以SDK形式提供给用户； 4、不影响现有的RDMA软件栈； 5、在RDMA网卡芯片中实现，不会额外消耗主机的CPU。 课题挑战： 1、RDMA的实现架构抽象出protocol engine、dma engine、scheduler等层次结构，方便结合RISC-V/ARM core实现可编程架构； 2、控制路径拦截WQEs进行定制化修改，数据路径性能不受影响； 3、构建丰富和准确的仿真模型，为各类新协议和新功能提供快速的性能评估； 4、与现有的hstim仿真平台结合验证整体架构的合理性和性能； 5、考虑各种业务场景的qos需求。
1、负责字节数据中心自研交换机硬件产品架构设计，架构演进，架构新技术跟踪； 2、负责AI网络中ScaleUP硬件选型，技术创新，产品研发； 3、指导各阶段硬件研发工作，跟踪和解决项目全生命周期内硬件相关的技术问题； 4、参与管理生产产线，确保产品顺利上量及量产质量； 5、主导硬件相关的技术预研和技术积累工作。
1、负责字节数据中心自研交换机硬件产品架构设计，架构演进，架构新技术跟踪； 2、负责AI网络中ScaleUP硬件选型，技术创新，产品研发； 3、指导各阶段硬件研发工作，跟踪和解决项目全生命周期内硬件相关的技术问题； 4、参与管理生产产线，确保产品顺利上量及量产质量； 5、主导硬件相关的技术预研和技术积累工作。
1、负责字节数据中心自研交换机硬件产品架构设计，架构演进，架构新技术跟踪； 2、负责AI网络中ScaleUP硬件选型，技术创新，产品研发； 3、指导各阶段硬件研发工作，跟踪和解决项目全生命周期内硬件相关的技术问题； 4、参与管理生产产线，确保产品顺利上量及量产质量； 5、主导硬件相关的技术预研和技术积累工作。