阿里巴巴达摩院-RISC-V IP 产品经理-RISC-V及生态
社招全职6年以上地点:杭州 | 上海状态:招聘
任职要求
入门要求 • 计算机科学、电子工程、微电子或相关专业本科及以上学历; • 5 年以上半导体 IP 或 SoC 相关产品管理、架构设计或技术市场经验,有成功量产的 CPU IP 项目经验者优先; • 深入理解 RISC-V 指令集架构,熟悉 RISC-V 标准扩展及生态现状,具备 RISC-V 相关产品定义或开发经验; • 熟悉嵌入式软硬件系统,涵盖以下至少三个领域: - 处理器设计:理解 CPU 微架构(流水线、分支预测、缓存一致性、内存管理单元等),了解 PPA 权衡分析与设计方法论; - 软件开发工具链:熟悉 GCC/LLVM 编译器、GDB/OpenOCD 调试器、QEMU/Spike 模拟器等工具链的原理与适配; - 嵌入式操作系统:熟悉 Linux 内核在 RISC-V 上的移植与驱动开发,了解 RT-…
登录查看完整任职要求
微信扫码,1秒登录
工作职责
RISC-V IP 产品经理 职位概述 我们正在寻找一位兼具深厚技术功底与敏锐商业嗅觉的 RISC-V IP 产品经理,负责定义面向嵌入式、AIoT、边缘计算及数据中心等场景的 RISC-V CPU IP 产品。理想的候选人应深入理解 RISC-V 指令集架构与生态,具备嵌入式软硬件系统的全栈视野,能够将客户需求与市场趋势转化为有竞争力的产品定义,并推动 IP 产品从概念到规模化授权的全生命周期管理。 主要职责 1. CPU IP 产品路线图与规格定义 • 洞察嵌入式、AIoT、边缘计算、数据中心等目标市场的技术趋势与客户需求,制定 RISC-V CPU IP 产品中长期路线图; • 主导 IP 产品的规格定义,包括微架构选型(顺序/乱序)、管线深度、核数配置、缓存层级与一致性方案、总线与互联架构、中断控制器、调试与 trace 模块、功耗管理单元等关键指标; • 结合 RISC-V 标准扩展(向量扩展 、矩阵扩展)及自定义扩展,定义差异化 IP 特性。 2. 产品市场需求与产品需求定义 • 深入调研目标客户(芯片设计公司、SoC 集成商、系统厂商、云服务商等)的技术需求与痛点,输出系统化的产品市场需求文档(MRD)与产品需求文档(PRD); • 跟踪竞品动态(ARM Cortex 系列、Andes Technology、SiFive ,Nuclei等主流 RISC-V IP 供应商),综合运用竞争分析方法,提炼产品的差异化竞争优势与定位; • 定义 IP 产品的交付标准,包括 RTL 代码质量、验证覆盖率、文档体系、软件支持包、性能模型等交付物要求。 3. 新市场应用的发掘 • 持续扫描 RISC-V 生态的新兴应用场景,包括但不限于 AI 推理加速、安全/可信执行环境、端侧大模型推理、实时控制、车规芯片、存储控制器、网络处理器等; • 与生态伙伴、开源社区(RISC-V International 等)及学术机构保持紧密互动,识别前沿技术方向并评估其商业化潜力; • 发掘 RISC-V 在碎片化垂直市场中的定制化机会,推动面向特定领域的 Domain-Specific IP 定义。 4. 新产品与新商业模式落地 • 与架构、设计、验证、软件、FAE 及市场团队紧密协作,确保 IP 产品按计划交付,满足性能、功耗、面积(PPA)及上市时间目标; • 探索并推动 IP 授权商业模式创新,包括软核/硬核授权、平台化授权、royalty 分层定价、开源与商业双轨制等; • 支持销售与市场团队完成客户导入、技术宣讲、POC 验证及商务谈判,推动 IP 产品在客户 SoC 中的成功集成与量产。 5. 生态建设与标准参与 • 参与 RISC-V International 相关 SIG/Task Group 的标准制定工作,推动产品特性在 RISC-V 标准规范中的落地; • 推动自研工具链(编译器、调试器、模拟器)、嵌入式操作系统适配(RT-Thread、FreeRTOS、Linux 等)及平台安全方案(TEE方案、物理内存保护 PMP 等)的持续完善; • 与开源社区协作,提升公司 RISC-V IP 产品的开发者影响力与生态粘性。
包括英文材料
学历+
SOC+
https://www.arm.com/resources/education/books/modern-soc
The aim of this textbook is to expose aspiring and practising SoC designers to the fundamentals and latest developments in SoC design and technologies using examples of Arm Cortex-A technology and related IP blocks and interfaces.
https://www.arm.com/resources/education/education-kits/introduction-to-soc
To produce students with solid introductory knowledge on the basics of SoC design and key practical skills required to implement a simple SoC on an FPGA and write embedded programs targeted at the microprocessor to control the peripherals.
https://www.youtube.com/watch?v=dokgLSAhqHI
A key part of the digital innovation revolution has been the embrace of the SoC, or system-on-chip.
系统设计+
https://roadmap.sh/system-design
Everything you need to know about designing large scale systems.
https://www.youtube.com/watch?v=F2FmTdLtb_4
This complete system design tutorial covers scalability, reliability, data handling, and high-level architecture with clear explanations, real-world examples, and practical strategies.
RISC-V+
[英文] Learn RISC-V
https://github.com/riscv/learn
A community-driven compilation of RISC-V resources and learning material.
https://riscv-programming.org/
This website contains a set of resources to support learning/teaching assembly programming using the RISC-V ISA.
https://www.youtube.com/watch?v=bEUMLh2lasE
This is the first in a series of tutorials which will teach you how to get started with RiscV (Risc 5) programming
[英文] 📺You Can Learn RISC-V Assembly in 10 Minutes | Getting Started RISC-V Assembly on Linux Tutorial
https://www.youtube.com/watch?v=GWiAQs4-UQ0
In this video, we talk about the RISC-V processor architecture.
缓存+
https://hackernoon.com/the-system-design-cheat-sheet-cache
The cache is a layer that stores a subset of data, typically the most frequently accessed or essential information, in a location quicker to access than its primary storage location.
https://www.youtube.com/watch?v=bP4BeUjNkXc
Caching strategies, Distributed Caching, Eviction Policies, Write-Through Cache and Least Recently Used (LRU) cache are all important terms when it comes to designing an efficient system with a caching layer.
https://www.youtube.com/watch?v=dGAgxozNWFE
还有更多 •••