小鹏汽车【26届校招】数字IC后端设计工程师
校招全职地点：上海 | 武汉状态：招聘
任职要求
1、硕士及以上学历，微电子、集成电路、电子工程等相关专业，具备扎实的数字集成电路基础知识。 2、熟悉数字后端设计流程，有Synopsys或Cadence等主流EDA工具使用经验者优先。 3、具有数字…
登录查看完整任职要求
微信扫码，1秒登录
工作职责
1、负责完成从网表到GDSII的完整物理设计流程，包括布局规划、电源规划、时钟树综合、布局布线、时序收敛及物理验证。 2、负责芯片的功耗分析、电源完整性分析、信号完整性分析及优化。 3、与前端设计、DFT（可测试性设计）、综合等团队紧密协作，共同推动设计优化与性能提升。 4、参与针对先进工艺节点的技术评估，并进行PPA（性能、功耗、面积）优化。 5、参与开发或维护用于提升设计效率的自动化脚本与流程。
包括英文材料
学历+
Cadence+
https://www.youtube.com/user/CadenceDesign
Cadence is a pivotal leader in electronic systems design, building upon more than 30 years of computational software expertise.
Python+
https://liaoxuefeng.com/books/python/introduction/index.html
中文，免费，零起点，完整示例，基于最新的Python 3版本。
https://www.learnpython.org/
a free interactive Python tutorial for people who want to learn Python, fast.
https://www.youtube.com/watch?v=K5KVEU3aaeQ
Master Python from scratch 🚀 No fluff—just clear, practical coding skills to kickstart your journey!
https://www.youtube.com/watch?v=rfscVS0vtbw
This course will give you a full introduction into all of the core concepts in python.
还有更多 •••
相关职位
校招
1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。 2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。 3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。 4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。 5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。
更新于 2025-12-25上海
校招芯片序列
1.参与地平线自研AI处理BPU的定义、设计、实现； 2.独立完成模块设计说明书的制定、模块级rtl设计，配合验证人员完成功能验证和覆盖率收集； 3.配合后端迭代设计，优化PPA。
更新于 2025-06-30北京|上海
校招
1、负责数字化系统需求调研、分析，输出需求方案文档； 2、关注行业动态，探索AI、大数据等新技术的创新应用； 3、系统功能上线后的问题收集、分析，推动问题的解决，提升用户体验； 4、能够处理多方合作关系，协调资源，推进数字化系统落地；
更新于 2025-08-05广州
校招
1、根据设计输入快速完成内外饰数字模型塑形，质量满足VR渲染及工程校核要求，确保数据交付和发布； 2、与创意设计师有效沟通，确保设计意图在数字模型上快速呈现； 3、与设计工程师有效沟通，确保创意设计可行性； 4、负责完成设计评审的三维数据整理及其他相关评审准备工作。
更新于 2025-06-22上海