小鹏汽车【26届校招】数字IC后端设计工程师
任职要求
1、硕士及以上学历，微电子、集成电路、电子工程等相关专业，具备扎实的数字集成电路基础知识。 2、熟悉数字后端设计流程，有Synopsys或Cadence等主流EDA工具使用经验者优先。 3、具有数字…
工作职责
1、负责完成从网表到GDSII的完整物理设计流程，包括布局规划、电源规划、时钟树综合、布局布线、时序收敛及物理验证。 2、负责芯片的功耗分析、电源完整性分析、信号完整性分析及优化。 3、与前端设计、DFT（可测试性设计）、综合等团队紧密协作，共同推动设计优化与性能提升。 4、参与针对先进工艺节点的技术评估，并进行PPA（性能、功耗、面积）优化。 5、参与开发或维护用于提升设计效率的自动化脚本与流程。
1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。 2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。 3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。 4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。 5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。
1、业务需求分析与数据支撑：参与业务需求分析，结合场景（如库存管理、物流同步）梳理逻辑，协助搭建数据模型或统计报表，支撑系统功能优化与数据决策； 2、项目进度监控与风险管控：主导项目进度跟踪，通过仪表盘等数字化工具识别关键节点偏差，及时预警风险并提出调整方案；定期更新项目清单，确保进度透明可控； 3、关键环节协调与闭环管理：组织数字化项目关键活动（如需求规划、需求评审、产品规划、用户验收、应用推广等），协调内外部资源输出过程报告，推动问题解决与闭环，保障项目阶段性目标达成； 4、工作流优化与跨部门协同：制定并推进项目工作流优化方案，协调跨部门（如IT、运营）任务协作，推动简单优化项目落地，定期输出复盘报告以持续改进流程； 5、项目全周期文档管理：负责数字化项目全流程文档的编制、审核与归档，包括需求清单、项目计划、测试用例、验收报告等，确保符合知识管理规范，并为项目决策提供有效依据。
1. 数据挖掘与分析： 在导师指导下，利用数据分析工具及编程语言处理核心业务数据，清洗并提取有价值的信息。 2. 模型协助开发： 参与反舞弊模型的特征工程构建、算法测试与参数调优。 3. 业务逻辑学习： 参与反舞弊业务访谈，学习公司的业务流程与监察风险治理逻辑，理解数据背后的业务叙事。 4. 线索核查支持： 协助反舞弊调查人员，利用数据手段验证举报线索或审计发现，提供数据支撑报告。 5. 可视化报表： 搭建风险监控仪表盘（Dashboard），让风险数据可视化，向管理层展示业务风险实况。
1、各大电商平台趋势分析、业务模型研究，并总结归纳 2、负责客户沟通工作，能够准确了解客户需求，及时跟进解决 2、参与客户营销项目规划，能够根据传播策略与传播方向制定执行规划与具体执行计划，确保客户品牌营销传播高效执行; 3、参与日常项目管理工作，根据传播策略与传播方向制定执行规划与具体执行计划，确保客户品牌营销传播高效执行; 4、对互联网营销趋势敏锐，自媒体深度使用、实践者。