logo of nio

蔚来软件工程师(硬件加速方向)

社招全职3-5年算法地点:合肥 | 上海状态:招聘

任职要求


1.	计算机、自动化、电子工程、机器人相关专业,硕士及以上学历(优秀者可放宽至本科);
2.	熟练掌握 C/C++Python,具备良好的算法优化和代码工程能力;
3.	精通 CUDAOpenCL ,有 GPU 或DSP加速优化经验,熟悉并行计算原理;
4.	了解 TensorRT、TVM、XLA、oneDNN(MKL-DNN)等推理加速库,有算子级优化经验者优先;
5.	有良好的数学基础,掌握线性代数、数值优化、概率统计等相关知识;
加分项
1.	熟悉 ROS、ROS2、Apollo 等机器人开发框架;
2.	具备 NPU、DSP、FPGA 端侧优化经验或低功耗AI计算优化能力者优先;
3.	有智能辅助驾驶等相关领域经验;
4.	有地平线RDK板子开发和部署经验这是极大的加分项;
5.	曾在NeurIPS、ICRA、CVPRICLR发表过高性能计算或机器人算法优化相关论文;

工作职责


1.	智能设备算法加速和模型板端部署:优化SLAM(同步定位与建图)、视觉感知、路径规划、运动控制等核心算法,提高实时性和计算效率;
2.	硬件加速优化:基于 GPU(CUDA)、BPU(Horizon RDK)、NPU、FPGA 等硬件加速器,实现高效并行计算,优化推理和训练速度;
3.	深度学习优化:针对目标检测、语义分割、三维点云处理等任务,使用 TensorRT、TVM、oneDNN 等框架进行推理加速。
4.	算子优化:基于 TensorFlow、PyTorch、ROS 等生态,优化自定义算子,提高计算图执行效率。
5.	系统集成:与机器人软件、硬件团队协作,确保优化后的算法可无缝集成,并满足实时性和功耗需求。
6.	跨平台开发,负责智慧工厂存量&增量设备系统端应用开发;
包括英文材料
学历+
C+
C+++
Python+
算法+
CUDA+
OpenCL+
TensorRT+
ROS+
开发框架+
FPGA+
NeurIPS+
CVPR+
相关职位

logo of bytedance
社招BKY1

1、面向数据中心网络、存储、安全等相关业务的FPGA加速系统设计和实现; 2、协同软件工程师分析业务需求,进行FPGA方案选型和设计; 3、负责FPGA逻辑设计、仿真和调试; 4、负责FPGA加速产品上线后的自动化运维; 5、协助板级硬件工程师设计、开发和调试FPGA板卡。

更新于 2020-11-04
logo of bytedance
社招J9Q71

1、面向数据中心网络、存储、安全等相关业务的FPGA加速系统设计和实现; 2、协同软件工程师分析业务需求,进行FPGA方案选型和设计; 3、负责FPGA逻辑设计、仿真和调试; 4、负责FPGA加速产品上线后的自动化运维; 5、协助板级硬件工程师设计、开发和调试FPGA板卡。

更新于 2020-10-16
logo of bytedance
社招A50573

1、面向数据中心网络、存储、安全等相关业务的FPGA加速系统设计和实现; 2、协同软件工程师分析业务需求,进行FPGA方案选型和设计; 3、负责FPGA逻辑设计、仿真和调试; 4、负责FPGA加速产品上线后的自动化运维; 5、协助板级硬件工程师设计、开发和调试FPGA板卡。

更新于 2023-08-08
logo of bytedance
社招A24224

1、面向数据中心网络、存储、安全等相关业务的FPGA加速系统设计和实现; 2、协同软件工程师分析业务需求,进行FPGA方案选型和设计; 3、负责FPGA逻辑设计、仿真和调试; 4、负责FPGA加速产品上线后的自动化运维; 5、协助板级硬件工程师设计、开发和调试FPGA板卡。

更新于 2025-02-19