平头哥平头哥-SoC性能架构师-上海/深圳
任职要求
1.熟悉计算机体系结构，深刻理解“make common case fast” “hierarchical memory” “并行化”等架构思想，熟悉常用性能优化方法； 2.对ARM 架构体系熟悉，能够理解ARM memory model…
工作职责
作为SoC性能架构师，你将从事大型通用CPU芯片SoC架构工作，主要包括： 1.从整芯片出发，定义低延时、高带宽的multiple-processors & multiple-chips的互联架构； 2.和建模团队一起，定义SoC的建模仿真方案，端到端指导建模团队进行架构建模仿真； 3.通过分析ESL建模假设和仿真结果，获得SoC架构性能竞争力分析预测报告，并且提出优化方案； 4.配合测试团队，分析定位性能问题，提出解决方案。
1.完成服务器领域基本的性能指标测试,包括静态验证,负载验证,带宽,典型benchmark等。 2.具备独立的性能测试分析能力,对于相关指标能进行独立分析和调优方案输出。 3.联合芯片架构和模型团队完成整芯片性能优化,输出性能竞争力分析测试报告。 4.对于服务器领域典型上层应用,中间件,操作系统,驱动等进行分析,识别性能瓶颈,进行简化和抽取,构建性能测试用例库。 5.和系统测试团队合作,完成CPU系统性能测试平台的构建,提升和完善性能测试效率。
1.完成服务器领域基本的性能指标测试,包括静态验证,负载验证,带宽,典型benchmark等。 2.具备独立的性能测试分析能力,对于相关指标能进行独立分析和调优方案输出。 3.联合芯片架构和模型团队完成整芯片性能优化,输出性能竞争力分析测试报告。 4.对于服务器领域典型上层应用,中间件,操作系统,驱动等进行分析,识别性能瓶颈,进行简化和抽取,构建性能测试用例库。 5.和系统测试团队合作,完成CPU系统性能测试平台的构建,提升和完善性能测试效率。
1. RTL集成与质量检查：主导SOC集成RTL Quality Check和低功耗检查（UPF/CPF），负责SoC顶层模块集成、时钟/复位/MTCMOS架构规划及芯片分区与层次设计； 2. 综合与时序收敛：主导SOC顶层设计综合与DFT/DFX（scan insert/mbist insert）及APTG、SDC约束、静态时序分析、功耗PTPX分析，推动时序风险解决与收敛； 3. 物理设计协同：与物理设计团队紧密合作，协助完成顶层布局、电源规划、时钟树（CTS）和封装要求，解决时序收敛与物理违例问题； 4. 文档编写：参与编写详细的设计规格、集成指南和验证计划等文档，支撑设计流程的标准化与可追溯性； 5. 流程优化与工艺协同：参与或主导设计流程、自动化脚本和设计方法学的改进，与相关团队协作评估工艺库，推动设计流程与工艺的协同优化。
1. RTL设计与集成：编写和集成顶层RTL代码（包含bus、ckgen、pinmux等），进行芯片级功能仿真、Quality Check、约束设计及低功耗检查（UPF/CPF）； 2. 顶层架构规划：参与SoC顶层模块集成、时钟/复位/MTCMOS架构规划及芯片物理分区与层次设计，确保架构合理性与可实现性； 3. IP集成与系统互联：集成处理器核（如ARM/RISC-V/GPU/NPU）、高速接口（如DDR/USB/PCIe/SerDes）及各类外设IP，确保系统互联（NoC/AMBA）正确高效； 4. 设计综合与验证：参与顶层设计综合与DFT、静态时序分析、功耗PTPX分析等环节，保障设计质量与性能达标； 5. 文档编写与流程优化：编写详细的设计规格、集成指南和验证计划等文档，参与或主导设计流程、自动化脚本及设计方法学的改进。