平头哥平头哥-芯片工艺工程和良率提升专家/高级专家-上海/深圳/北京/成都/杭州
任职要求
1. 硕士及以上学历。 2. 具有Planar 或FinFET工艺开发经验,熟悉16nm、7nm、5nm、3nm等制程节点者优先。 3. 在良率提升方面有较多的经验。 4. 精通WAT数据分析,能识别性能差距并提出改进方案。 5. 具备DTCO(SPICE、TCAD、PDK、device, signoff)相关成功经验者优先。 6. 有创新意识和能力,有很强的自我驱动能力。 7. 良好的沟通和表达能力。 关键词: FinFET Process, CMOS Device, Design Rule, SPICE Model, 3DIC, PFA and Product Yield, Standard Cell, SRAM, PPA, Reliability, DTCO
工作职责
负责芯片的工艺成熟度评估、testchip验证、产品TO、验证以及量产,具体职责如下: 1. 根据产品提出对工艺的需求,并进行testchip的设计、验证、测试和结果分析,给出工艺选择的建议或者对工艺提出需求。 2. 产品TO 端到端的技术文档review以及与供应商的沟通,并制定量产window验证方案。 3. WAT和Yield分析,找出最佳的工艺条件;Yield 提升以及Monitor方案制定。 4. 工艺量产方案的制定以及持续优化。 5. 熟悉工艺(如Logic先进工艺、3D、Memory等)基本流程&DR、器件基本知识和IC测试基本知识;参与和主导过Foundry的工艺开发和量产项目、或设计公司产品导入和量产项目;熟悉Design Platform(PDK、Model、DR/DRC&DFM等)的开发和应用。
•与设计团队及3D Fab合作,确定芯片3D物理架构及其技术落地方式,完成产品结构设计和工艺选择; •与3D Fab 合作,设计和优化 3D 芯片工艺集成流程,确保技术方案满足项目要求和技术规格 •负责3D芯片的Tape out;沟通,评估并协调满足3D Fab,2D Fab等各方的技术需求 •负责3D芯片的技术开发,工程验证和量产导入; •负责3D工艺技术问题的监控解决及3D良率提升,持续改进; •负责3D 芯片新的物理架构和技术实现方案的探索;
1.从事DRAM工艺制程研发工作,主要负责对上千种不同制程进行极高要求的整合,使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉及到与产品设计部门,电学表征部门以及具体的制程研发工程师共同进行技术创新,以实现高水平的电学性能,可靠性能的终端产品要求。 2.对相关工艺改良,提升芯片良率。在深入了解和掌握各种电学参数,产品参数的基础上,对与各种由产品设计,制程控制引起的良率不良现象进行系统性的分析研究,并以此为基础通过多种数据分析,建立切实可行的良率提升路线图,推动DRAM从产品设计,制程研发,良率从零到一, 从一到一百的极限理想目标的靠近。 3.新产品及新工艺导入。 通过系统性了解新产品以工艺的整个流程, 从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入,同时在此过程中负责工艺整合的优化升级,达到提升电学性能,可靠性能以及良率的要求。
1. 从事先进DRAM工艺制程研发工作。主要以实现关键技术节点器件电学性能为目的,对各种先进单点工艺制程进行极高要求的整合, 使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉及到与产品设计部门,电学表征部门以及具体的制程研发工程师共同进行技术创新, 以达成高水平的电学性能和可靠性能的终端产品要求; 2. 对相关工艺改良, 提升芯片良率。 在深入了解和掌握各种器件电学参数, 产品参数的基础上, 对与各种由产品设计, 制程控制引起的良率不良现象进行系统性的分析研究, 并以此为基础通过多种数据分析, 建立切实可行的良率提升路线图,推动DRAM从产品设计, 制程研发, 良率从零到一,从一到一百的极限理想目标的靠近; 3. 新产品及新工艺导入。通过系统性了解新产品及工艺的整个流程,从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入, 同时在此过程中负责工艺整合的优化升级, 达到提升电学性能, 可靠性能以及良率的要求; 4. 具备对新型DRAM做系统性调研的能力,其中包括新型阵列存储架构,器件结构,晶体管/电容器材料,以及关键工艺和工艺集成的信息调研。对TEG设计,外围电路设计,工艺及器件仿真有一定程度的了解,具备与相关领域的专家对接并开展工作。