平头哥平头哥-边缘AI芯片软件工程师-异构计算-上海
任职要求
1.电子工程，计算机等相关专业硕士及以上学历 2.嵌入式芯片相关软件经验8年以上，CPU/GPU/NPU/DSP等异构核上软件开发5年经验以上，所从事项目的产品有商用落地 3.精通至少一门编程语言：C/C++/Java/Python 4.深刻理解并行计算，熟悉并行计算编程（比如CUDA/OpenCL/OpenVX），CUDA经验者优先 5.熟悉Linux系统，熟悉计算机体系结构 6.熟悉深度学习算法或深度学习软件框架 7.良好的口头和书面表达能力，包括英文读写能力 8.良好的沟通能力，团队合作意识强
工作职责
具体职责包括但不限于： 1.嵌入式/边缘AI推理计算的软件生态方案选择，SDK和软件框架方案设计和开发 2.异构核并行计算中间件软件的设计，开发，和性能优化，包括Runtime，调度等 3.AI和感知算法在异构核上的部署和优化（包括算力分配，算子融合，各种流水线并行，核间通信等），效果测试 4.应用解决方案的软件设计和开发，包括结合云的端云协同仿真器，模拟器、调试器、IDE开发和性能优化
1.参与SoC智能调度引擎开发，突破多核异构SoC能效瓶颈，实现设备续航提升20%-30%+； 2.研发基于AI预测模型的动态调度框架，完成CPU/NPU/GPU/DSP混合计算单元毫秒级资源切换与三维能效评估； 3.设计指令级功耗建模工具与自适应DVFS算法，提升典型用户场景10%+的能效提升； 4.深度协同澎湃芯片及小米全栈技术生态，覆盖手机/汽车/机器人等亿级设备，技术成果直通国际顶会转化通道。 【课题名称】 端侧高效整机性能&能效优化技术研究 【课题内容】 小米玄戒芯片能效优化与智能调度体系研究课题背景： 面对手机/汽车/机器人等多场景的极端能效需求，玄戒SoC芯片需突破多核异构的能效瓶颈，通过智能调度引擎与AI驱动的功耗建模技术，构建"芯片+系统+生态"的三维能效优化体系。结合澎湃系列芯片低功耗研发经验（硬件利润率≤5%原则）及AI实验室全栈技术积累，实现续航提升20%-30%+的行业领先能效比，技术成果直通国际顶会转化通道。 挑战： 1. SoC异构计算单元智能调度引擎开发 - 构建基于AI预测模型的动态调度框架，实现CPU/NPU/GPU/DSP混合计算单元的毫秒级资源切换与负载均衡。 - 设计多目标优化算法，在典型用户场景（如多模态交互、自动驾驶感知）中达成计算资源利用率与能效比的协同提升。 2. 指令级功耗建模与自适应能效调控 - 开发面向玄戒O1架构特征的指令级功耗建模工具链，建立微架构-指令-场景的三维能效评估体系。 - 研发自适应DVFS算法与异构缓存协同机制，确保在影像处理、边缘推理等典型场景下实现10%+能效增益。 3. 全栈技术生态协同优化 - 深度整合澎湃芯片家族（C1/G1/S1）的异构调度能力，构建覆盖MIUI系统、车载OS、机器人OS的统一能效优化方案。 - 设计可扩展的调度框架，支持手机/汽车/机器人等设备的差异化能效需求，推动技术方案在IEEE/ACM等顶会的成果转化。
1. 构建辅助驾驶/机器人场景的大模型端&云侧协同计算平台，支撑云&边&端平台的深度学习计算部署落地，打造计算机视觉在边缘计算行业的核心竞争力和解决方案； 2. 深度学习算法、LLM、语音应用成果转化，负责LLM、检测、分类、分割、3D等方向算法的工程化、服务化和产品化； 3. 异构计算芯片性能优化，在市场主流移动端SOC芯片——Qualcomm、MTK、Nvidia霸等，进行异构计算极致性能优化； 4. 算法SDK通用框架构建与优化，保证深度学习算法部署落地的高效稳定，可移植可扩展。
1. 构建大模型端&云侧协同计算平台，支撑云&边&端平台的深度学习计算部署落地，打造计算机视觉在边缘计算行业的核心竞争力和解决方案； 2. 深度学习算法、LLM、语音应用成果转化，负责LLM、检测、分类、分割、3D等方向算法的工程化、服务化和产品化； 3. 异构计算芯片性能优化，在市场主流移动端SOC芯片——Qualcomm、MTK、Nvidia霸等，进行异构计算极致性能优化； 4. 算法SDK通用框架构建与优化，保证深度学习算法部署落地的高效稳定，可移植可扩展；
1、跟踪行业最新技术动态，为公司的AI芯片技术发展提供前瞻性的建议和技术储备； 2、跟踪GPGPU/NPU行业最新动态、产品与技术架构，分析公司内外部业务系统需求，结合自研芯片架构，输出系统软硬件协同设计方案； 3、负责组织硬件平台、软件平台、生态平台等AI组件的SE专家，一起协同工作交付有竞争力的AI整体系统方案，并指导开发团队完成方案的开发交付落地； 4、推理基础设施方案设计，针对产品业务场景，优化模型在边缘设备（自研芯片平台、Jetson、机器人嵌入式系统）的部署性能，实现模型量化、动态计算图裁剪、异构硬件（GPU/NPU/FPGA）适配等关键技术；