智能互联达摩院-芯片物理实现专家-计算技术
任职要求
1. 电子、计算机等相关专业，硕士及以上学历，5年及以上后端相关经验 2. 熟练使用后端，signoff 相关工具，有大型soc，先进工艺流片经验优先 3. 有后端CAD 经验优先，熟悉后端实现方法学优先，包括…
工作职责
1. 负责top floorplan，电源网络，partition， 时钟树， IO assignment 等规划 2. 建立后端sign off spec，signoff 策略 和signoff checklist，包括STA, EM/IR, PV 等 3. 负责先进工艺中后端流程开发 4. 负责关键ip的ppa 优化 5. 与前端构架深入合作，保证构架设计可实现性与ppa 优化
1. 负责基础工艺IP（Foundation IP）设计与交付，包括Standard Cell、SRAM、IO及其他数模混合 IP（如CML、LDO、PVT Sensor等） 2. 深入理解并解读Foundry PDK、工艺规则与特性，与工艺厂保持紧密技术协作，分析并解决与工艺波动、可靠性（EM/IR-drop/Aging 等）相关的设计挑战 3. 针对产品目标与工艺特性进行定制化电路设计，优化 PPA（性能/功耗/面积）、工艺鲁棒性与可靠性指标，为高性能计算芯片提供定制化基础IP支撑 4. 负责IP工艺库开发与维护，包括 LIB、LEF、GDS、Verilog/Liberty 模型等，确保交付质量与一致性 5. 建立并执行严格的验证流程，包括SPICE仿真、DRC/LVS/ERC/PERC、跨PVT工艺角功能验证、可靠性验证，确保IP的功能正确性、时序完整性、物理可靠性与量产可行性 6. 输出完整的IP技术文档及使用指南，为SoC设计团队提供技术支持，保障IP的顺利集成
1. 负责top floorplan，电源网络，partition， 时钟树， IO assignment 等规划 2. 建立后端sign off spec，signoff 策略 和signoff checklist，包括STA, EM/IR, PV 等 3. 负责先进工艺中后端流程开发 4. 负责关键ip的ppa 优化 5. 与前端构架深入合作，保证构架设计可实现性与ppa 优化
● 带领团队完成AI加速PE核的实现。 ● 包括架构的研发，RTL 设计实现，集成等工作。 ● 协同物理设计工程师进行性能/功耗/面积评估和优化工作。 ● 协同验证工作师进行SoC验证工作。
● 带领团队完成AI加速PE核的实现。 ● 包括架构的研发，RTL 设计实现，集成等工作。 ● 协同物理设计工程师进行性能/功耗/面积评估和优化工作。 ● 协同验证工作师进行SoC验证工作。