地平线NPU架构与算子优化实习生
任职要求
教育背景：计算机架构、人工智能、微电子或数学等相关专业在读博士生（高年级优先）。 技术能力： 精通 PyTorch/TensorFlow 底层原理，具备算子级调优或高性能计算 (HPC) 经验。 深入理解处理器体系结构，对 GPU 或 DSA (NPU/TPU) 有研究背景。 熟练掌握 C++/Python 编程，有 TVM、MLIR 或编译器开发经验者优先。 学术成果：在 ISCA, MICRO, HPCA, ASPLOS 或 NeurIPS, ICML 等顶级会议发表过相关论文者优先。 综合素质：具备优秀的科研直觉与自驱力，能够从全局视角思考AI计算系统的优化问题。 实习课题描述 课题名称：基于 AI 增强的软硬协同 NPU 架构与算子自动化优化 课题…
工作职责
前沿算法研究：跟踪具身智能与大模型领域的算子演进，分析其在 NPU 架构上的计算特征与访存瓶颈。 高性能算子研发：利用 AI 自动调优工具或数学建模手段，优化核心算子库，并在 NPU 模拟器上实现预期的能效比目标。 系统级建模优化：参与AI计算系统的建模工作，探索利用 AI 手段优化多核间的调度策略与数据互联架构。 软硬协同预研：作为技术纽带，将算法特征转化为具体的硬件设计建议，输出高质量的技术研究报告。
工作职责： 1. Short-term： 架构设计阶段: 负责深入评估第三方 IP 的 PPA，了解各家 IP 的核心优势, 完成 High level design document, 包含需要二次开发的所有功能 DE 阶段: 负责 RTL 交付的所有工作（RTL/SDC/UPF/PPA）和 implementation signoff DV/CV 阶段: 负责与 DV/CV 协作完成 Verification signoff 2. Long-term： 自研 IP 或者 Architectural licensed IP 的维护和升级 支持量产过程的问题定位和能效优化
（以下一项或多项）： 1、与主架构师一起定义加速器架构，尤其是Tensor计算和Matrix计算加速器的架构 2、对计算加速器的PPA指标负责，对加速器的技术竞争力和业界领先性负责 3、对加速器进行架构建模，探索最优架构，做相应的算子性能分析和优化 4、与工具链编译器协同对加速器的可编程性和可部署性负责，提升编程开发的易用性，降低模型部署成本 5、参与规划定义关键场景，进行端到端的架构分析 6、参与AI处理器的PPA模型开发 7、参与竞争分析，输出技术方面的竞争分析结果。
1. 收集并分析典型端侧AI应用场景（如拍照录像、Agent、LLM等）的神经网络模型 2. 选取典型端侧AI应用场景进行系统级软硬件联合验证 3. 设计轻量化、高能效的NPU微架构，确定计算单元、控制单元、片上缓存等模块的整体架构方案 4. 构建指令集及控制机制，支持灵活的操作控制与资源调度 5. 设计多任务调度机制，支持边缘推理任务的优先级分配与资源共享
1. 承接产品和市场需求，分解到芯片产品定义规格书，并进行相关系统设计，输出AI计算子系统上层和详细系统架构（包括AI算力和算子支持，片上内存和缓存结构，相关编程生态环境和编译器支持，目标AI网络支持的优化支持和相应数据流等） 2. 负责AI计算子系统以及复杂模块的架构/微架构设计，包括和编译器的联合设计，性能/功耗/面积优化和评估，相关领域的竞品分析，竞争力分析等 3. 负责三方相关IP评估和选型 4. 联合相关团队，构建AI计算子系统性能和功耗仿真和验证模型，支持芯片设计和验证