长江存储互连设计工程师(J13751)
任职要求
1. 本科以上学历，计算机、电子、通信等相关专业，8年以上工作经验，有SSD/Module PCB设计经验优先考虑 2. 熟练掌握Cadence Allegro/Orcad设计软件，熟练掌握Cam350光绘软件 3. 熟悉PCB加工工艺以及PCBA单板工艺规范 4. 独立设…
工作职责
1. 负责SSD产品PCB单板的PCB设计开发：包括需求分析，可行性评估，约束解读，叠层规划，详细布局布线，输出相关生产文件。 2. 负责Controller产品的pinmap评估，UDP等相关验证单板的PCB设计工作。 3. 负责系统产品配套Tooling单板的PCB设计工作 4. 负责其他领域HW/SIPI/EMC/THERMA/MECHANICAL相关工作的support以及相关建议的设计优化。 5. 负责和器件工程师和单板工艺工程师进行有效沟通，释放DFM/DFA风险 6. 负责Footprint的封装库设计。
职责描述（NOC）： 1、制定Flex NOC验证方案，验证环境搭建，testcase开发和调试，验证质量的收敛； 2、负责NOC IP级功能验证，系统级通路和性能验证； 3、编写总线验证自动化脚本，如总线环境genrator，testcase自动提取，性能统计脚本等 - 职责描述（Risc-v）： 1、Risc-V+DSA的单核指令级验证， 包括制定验证方案，开发验证环境，开发和调试用例； 2、负责riscv随机指令发生器的修改， 支持自定义扩展指令的随机用例生成； 3、RV多核子系统验证， 包括多核调度、通信、多核业务 - 职责描述（pcie）： 1、负责芯片SOC级PCIE验证，开发验证环境，开发和调试用例； 2、VIP集成，PCIE建链调试(不同速率)， PCIE通路(RC/EP )、PCIE性能验证等； 3、负责PCIE相关公共验证组件开发，如公共的建链sequence - 职责描述（SOC）： 1、负责芯片UPF和低功耗相关feature的验证，如上下电流程、CRG实现、不同power domain、业务场景下时钟频率切换、memory低功耗相关规格等 2、搭建带UPF的前仿环境和后仿环境 3、芯片低速外设的验证
1、参与软硬件系统架构设计； 2、设计和开发高性能的C2C（Chip-to-Chip）接口软件，包括但不限于PCIe、Ethernet、UCIe等互连技术的驱动程序和中间件； 3、与asic团队紧密合作，理解C2C互连技术的具体实现细节，如数据同步机制、时钟管理、数据流量管理、错误检测和纠正、安全性等，确保软件设计符合硬件要求； 4、开发测试用例，测试C2C接口在不同场景下的稳定性和性能表现，包括但不限于高带宽、低延迟、误码率等关键特性； 5、参与软硬协同性能调优。
-负责百度通用及定制化服务器和部件的选型准入，以及硬件系统的规划和设计工作 -负责百度服务器计算、存储、网络及GPU加速卡等部件的新技术研究与业界方向调研 -负责制定百度服务器机型和部件产品引入规划路线图，根据应用需求定制化规划硬件系统方案并设计和定制硬件产品 -负责百度服务器及部件测试方案制定、测试用例编写、评测规范及标准制定 -负责百度服务器选型问题解决及选型优化，X86/ARM服务器新一代平台的硬件开发和新技术研究
1、负责数据中⼼光互联整体解决⽅案设计、技术路标规划、关键技术⽅案选型及设计； 2、负责光模块/AOC 相关产品准⼊认证测试及质量管控； 3、负责光模块/AOC 选型及相关硬件⽅案设计； 4、参与发掘光互连相关网络控制、管理、监控等自动化需求，优化网络，提高运维效率。