长鑫存储芯片测试AI首席架构师-Testing AI Chief Architect(J19288)
任职要求
1. 教育背景与专业知识：硕士及以上学历，理工科相关专业背景；
2. 行业与专业经验：具备10年以上DRAM设计或测试经验；
3. 专业技能与资格：深刻理解DRAM阵列结构、Sense Amp工作机制、典型结构缺陷模式及失效分析流程；
4. 专业技能与资格：熟悉Wafer Sort和Final Te…工作职责
1. AI闭环架构设计：主导DRAM测试业务架构设计，构建从测试到失效分析再到工艺反馈的全链路AI闭环系统； 2. 测试优化建模：运用AI技术优化测试流程，建立从Fail Bit Map到结构问题的映射模型，设计高维测试空间的采样优化策略； 3.自适应测试系统开发：设计自适应测试序列生成系统，通过多目标优化（覆盖度、测试时间、成本、良率）构建强化学习驱动的测试流程优化框架； 4. 数据治理与知识体系构建：搭建大规模测试数据治理体系，构建跨批次、跨产品的数据统一抽象层，建立DRAM测试知识图谱，设计大语言模型辅助的失效分析系统； 5. 团队与技术路线制定：搭建跨领域团队（测试、器件、电路、机器学习），制定测试智能化技术路线图，主导关键技术决策与系统落地。
1. 针对边缘AI芯片的软件开发套件（SDK），包括推理框架、模型转换/量化工具、算子库、运行时调度器等模块，设计并执行系统级、集成级与回归测试方案。 2. 协同SDK开发团队，在需求与设计阶段介入，制定可测性规范，通过静态分析、单元测试、接口测试、模糊测试等手段提升代码与功能覆盖率。 3. 主导关键问题的复现、根因分析与闭环跟踪，建立典型问题模式库，驱动SDK质量持续改进。 4. 构建“需求即代码”的自动化能力，自动生成 Python / C 单元测试及集成测试代码。
Wafer Sort Testing Engineer is in charge of wafer level memory product developments, including wafer level validation & production testing flow definition, test method definition and implementation, wafer level memory device characterization, qualification and customer return material analysis. Deliver qualified product to mass production as well as sustaining product for wafer level yield improvement, TTR and DPPM reduction. 2. Job Responsibilities 1) Owner of wafer level validation & production testing, characterization, qualification and customer return material analysis. 2) Define wafer level characterization, qualification and mass production test methodologies. 3) Be responsible of wafer level memory product test program development and validation on varies test platforms. Ensure delivery of test program in time. 4) Be responsible for wafer level test failure analysis and investigation of customer device/application issue during product development phase. 5) Identify device failure mechanism through electrical failure analysis, and support physical failure analysis during development and product development phase. 6) Support testing platform development with HW design engineers. 7) Support wafer level mass production yield improvement, TTR and DPPM reduction. 8) Support other teams, such as design team, PIE, RE required DOEs.
1.理解和掌握DRAM的工作原理； 2.掌握DRAM的CP工程测试的能力； 3.与器件工程师和产品工程师合作，发现Chip中器件相关的低良率问题并解决； 4.开发新的产品/架构中Array的测试方法； 5.对测试中遇到问题需及时主动反应与沟通。
1. 制定并分解芯片测试需求，包括固件（Boot Flows、RAS、UEFI、ACPI等）、电源功耗管理、安全、AI、驱动及框架、操作系统等基础软件 2. 制定芯片所需基础软件、固件等板块的测试方案 3. 编写芯片所需基础软件、固件等板块的测试用例，实现相关自动化框架和自动化脚本 4. 制定相关测试计划并跟踪执行，软硬件结合进行测试验证，保障芯片项目高质量交付 5. 参与国际标准组织，国内标准组织，技术社区等相关测试标准和规范的制定，总结并提炼测试成果，平台化输出贡献社区，完成测试成果内外转化