logo of cxmt

长鑫存储工艺整合研发工程师 | TD PIE Engineer(J14070)

社招全职2年以上研发技术类地点:北京状态:招聘

任职要求


1. 硕士及以上学历,微电子、集成电路、化学、物理、材料等相关专业;
2. 有扎实的半导体器件物理基础知识;
3. 至少2年以上工艺设计或产量分析或产品工程经验;
4. 理解复杂的问题,推导、解释为解决这些问题而采取的行动,并推动执行;
5. 熟悉Excel,JMP数据处理。

工作职责


1. 负责新产品的导入;
2. 参与新产线的建立,以及产品的良率验证;
3. 参与与新产品相关的良率和产品性能的提升工作;
4. 针对新设备和材料进行工艺步骤的改良和工艺规格的重新设定;
5. 通过工艺流程优化调整,提高制程稳定性。
包括英文材料
学历+
Excel+
相关职位

logo of cxmt
社招2年以上研发技术类

1.分析Array器件WAT,结合bench测试和FA,解析器件所存在的问题和物理机制,促使器件参数达标; 2.结合WAT、inline和CP数据,从电性角度分析良率提升的方向; 3.与工艺工程师和整合工程师合作,改善工艺条件和器件结构参数,促使器件特性和良率提升; 4.进行器件改善和良率改善lot的试验,并对电性等结果进行分析; 5.根据产品设计需求和工艺能力,制定器件电学目标和结构物理参数目标。

更新于 2025-09-19
logo of cxmt
社招研发技术类

1.从事DRAM工艺制程研发工作,主要负责对上千种不同制程进行极高要求的整合,使之成为支撑各种DRAM产品的工艺技术平台其中大部分的工作内容涉及到与产品设计部门,电学表征部门以及具体的制程研发工程师共同进行技术创新,以实现高水平的电学性能,可靠性能的终端产品要求; 2.对相关工艺改良,提升芯片良率在深入了解和掌握各种电学参数,产品参数的基础上,对与各种由产品设计,制程控制引起的良率不良现象进行系统性的分析研究,并以此为基础通过多种数据分析,建立切实可行的良率提升路线图,推动DRAM从产品设计,制程研发,良率从零到一, 从一到一百的极限理想目标的靠近; 3.新产品及新工艺导入 通过系统性了解新产品以工艺的整个流程,从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入,同时在此过程中负责工艺整合的优化升级,达到提升电学性能,可靠性能以及良率的要求。

更新于 2025-09-19
logo of cxmt
社招5年以上研发技术类

1.主要负责logic BEOL先进节点的技术方向研究与制程开发,同步针对LDR 进行defined 与优化。 2.对先进材料的引入与技术开发具有深厚的技术沉淀,扩大工艺窗口、提升芯片良率。同步解决和扩大reliability (EM/TDDB/SM等) 和 Package 工艺窗口满足商业与车规级产品。 3.精通BEOL 与design 的DTCO flow,建立LPE 模型在产品设计初端剖析layer R&C,通过工艺与设计优化来满足产品的RC_Delay performance。

更新于 2025-09-12
logo of cxmt
社招4年以上研发技术类

1. 从事先进DRAM工艺制程研发工作。主要以实现关键技术节点器件电学性能为目的,对各种先进单点工艺制程进行极高要求的整合, 使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉及到与产品设计部门,电学表征部门以及具体的制程研发工程师共同进行技术创新, 以达成高水平的电学性能和可靠性能的终端产品要求; 2. 对相关工艺改良, 提升芯片良率。 在深入了解和掌握各种器件电学参数, 产品参数的基础上, 对与各种由产品设计, 制程控制引起的良率不良现象进行系统性的分析研究, 并以此为基础通过多种数据分析, 建立切实可行的良率提升路线图,推动DRAM从产品设计, 制程研发, 良率从零到一,从一到一百的极限理想目标的靠近; 3. 新产品及新工艺导入。通过系统性了解新产品及工艺的整个流程,从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入, 同时在此过程中负责工艺整合的优化升级, 达到提升电学性能, 可靠性能以及良率的要求; 4. 具备对新型DRAM做系统性调研的能力,其中包括新型阵列存储架构,器件结构,晶体管/电容器材料,以及关键工艺和工艺集成的信息调研。对TEG设计,外围电路设计,工艺及器件仿真有一定程度的了解,具备与相关领域的专家对接并开展工作。

更新于 2025-09-19