长鑫存储9cell设计技术工程师|9cell Design Engineer(J16229)
社招全职7年以上研发技术类地点：合肥状态：招聘
任职要求
1.硕士及以上学历，半导体、物理学、材料科学与工程、微电子等专业；
2.至少7年以上半导体行业经验，熟悉半导体工艺和基本设计知识，有一定的版图编辑经验，有从事DRAM array工艺和器件开发经验优先；
3.优秀的解决问题能力与态度，能够积极应对各种array相关研发问题提出解决方案并推动执行；
4.良好的团队协作能力和横向沟通能力。工作职责
1.负责领导和9cell design rule相关的taskforce或working group； 2.负责工艺、器件或者良率问题相关的9cell design rule定义和验证； 3.参与优化9cell design rule和验证的工作流程； 4.与OPC部门和PI部门一起合作，主导array OPC的优化，增大工艺窗口。
包括英文材料
学历+
相关职位
社招10年以上研发技术类
1.负责领导和管理DRI1和DRI2的两个五级组织； 2.负责监督审核和design rule相关的工作，包括design rule的开发和审核以及公布，design rule的标准格式的流程的规范； 2.负责监督审核9cell的建立和修改，提供一定的技术指导； 3.负责带领团队研究设计版图和工艺的适配，定义合适的DFM rule，指导优化design rule和DFM rule制定的工作流程； 4.负责带领团队和PIE，design，OPC等相关部门合作，完成产品高质量按时DBR。
更新于 2025-09-19
社招10年以上研发技术类
1.负责领导和design rule，9cell array design，TEG design，BR系统或者研发项目管理相关的taskforce和working group； 2.负责基础解决方案的开发和方法论的建立； 3.负责FSD的对外工作的协调和技术讨论。
更新于 2025-09-19