长鑫存储良率提升工程师 | Yield Ehnancement Engineer(J14862)
任职要求
1. 2年以上制程整合或良率提升相关工作经验；
2. 本科学历及以上，理工或数理统计相关科系；
3. 具备半导体物理与器件方面的专业知识,了解集成电路从设计到生产…工作职责
1. 在新产品导入过程中，提供研发部门相关技术支持，加快新产品能够量产的速度； 2. 分析生产线上做工艺及设备实验芯片的良率结果，并且判断实验条件是否能进行量产使用； 3. 提供研发部支持, 解决研发过程中的疑难技术问题, 分析及处理产品良率问题，保证良率稳定,持续提升以及达到目标； 4. 每日与生产、测试、研发等相关工程师通过各种方式协商，建议有关产品设计/测试/良率等问题，以解决量产的产品和新产品的疑难问题。
1、负责芯片封装方案选型评估与开发，可独立完成封装基板设计； 2、与芯片设计团队协作完成bump map/ball map优化及定制和基板设计工作； 3、与供应商完成各种评审，提升产品可靠性和良率； 4、负责信号完整性，电源完整性，热和应力等仿真的审核工作；
-负责半导体、锂电能源、集成电路等电子制造方向的大数据解决方案设计和推广，支持相关项目的售前工作，达成客户签单转化，跟进项目落地 -结合电子制造行业核心场景（如设备预测性维护、生产良率优化、供应链协同等），设计可落地的数据智能解决方案，并推动方案在行业侧复制 -深度洞察新制造行业发展趋势，沉淀场景化案例库，打造行业大数据白皮书，提升解决方案在行业内的认可度和影响力 -将共性客户需求汇总并传递至产研侧，提升产品功能完善度和竞争力
-根据芯片设计需求，与DFT紧密合作，制订芯片ATE测试方案，保证芯片测试覆盖率 -负责CP/FT测试程序开发、调试及相关测试向量的准备工作，按项目要求输出相关测试文档和报告 -根据芯片产品开发需求，制定并执行芯片ATE测试计划 -负责ATE测试硬件的设计和准备工作(含Load Board，probe card，socket，Changekit等) -NPI阶段负责开发CHAR/DVS/HTOL等工程验证程序，支持芯片验证工作 -量产阶段负责测试数据跟踪分析，优化测试方案、提高覆盖率、优化测试时间、降低测试成本（Cost down），解决量产过程中的测试稳定性问题，为良率持续改善与失效分析提供技术支持 -根据项目需求，负责测试产能建设，验证和管理量产测试Tooling，达到产能建设目标 -团队协作，遵守流程规范，保证项目进度和质量 -与FT测试工程师一起与研发设计团队对接，完成分Bin冗余测试，并在量产后实现分Bin测试
-负责制定SOC/ASIC芯片的DFT设计方案和测试方案 -负责DFT电路的实现和验证，优化DFT设计流程，包括MBIST、SCAN、Boundary Scan以及其它可测试性电路设计 -pattern生成和仿真，优化测试覆盖率 -协助团队完成整个芯片的sign-off -与ATE测试团队配合快速解决调试过程中的问题，协助完成测试failure的分析和良率提升，顺利实现芯片量产测试