长鑫存储模拟混合电路设计工程师－Principal Analog and Mixed Signal Circuit Designer(J20164)
任职要求
1.教育背景与专业知识：硕士及以上学历，微电子学与集成电路或半导体器件等相关专业；
2.专业技能与资格：熟练掌握SPICE类仿真工具及Verilog/Verilog-AMS，具备Verilog-A建模能力，能构建准确高效的模拟行为模型；
3.行业与专业经验：具有5年以上模拟与混合信号电路设计经验，具备Memory…工作职责
1.关键模拟模块设计与优化： 主导Memory存储器关键模拟与混合信号模块的电路设计、仿真与验证，包括阵列译码器、电荷泵架构、灵敏放大器、高压开关、电平转换器及I/O接口电路的设计与优化； 2.行为级模型建立： 建立并维护关键模块的Verilog-A行为级模型，用于系统级快速仿真与性能验证； 3.大规模混合仿真验证： 执行阵列级混合仿真，使用SPICE、Spectre等工具，结合Verilog/Verilog-AMS进行大规模电路验证，确保设计满足功能与性能指标； 4.跨领域协同优化： 与器件物理团队紧密合作，基于实际器件特性优化电路性能与可靠性，与数字设计团队协同实现纠错码方案的电路实现； 5.版图支持与量产问题闭环： 支持版图团队完成高压电路布局，确保符合DRC/LVS规则及高压隔离要求，分析并解决量产中出现的模拟电路相关失效问题，提升产品良率与可靠性。
1.负责模拟电路设计，包括SPEC的定义/电路设计/设计报告撰写以及仿真验证等 2.评估存储产品中的模拟前沿技术 3.模拟/验证和分析优化内存产品中的模拟电路 4.指导版图布局，优化和验证 5.为硅调试产品工程提供支持
1.负责模拟电路设计，包括SPEC的定义/电路设计/设计报告撰写以及仿真验证等 2.评估存储产品中的模拟前沿技术 3.模拟/验证和分析优化内存产品中的模拟电路 4.指导版图布局，优化和验证 5.为硅调试产品工程提供支持
1. 模拟IP电路设计与优化：主导BG、LDO、PLL、ADC等基本模拟IP的电路设计，优化功耗、性能与面积竞争力，结合工艺特点制定完整的测试与验证方案； 2. 仿真验证与sign-off：使用模拟设计EDA工具完成前仿与后仿验证，通过脚本加速仿真自动化流程，确保设计满足sign-off标准； 3. 测试与量产支持：制定模拟IP的功能测试方案，配合测试工程团队完成芯片测试，分析量产数据并推动设计优化； 4. 技术文档与方案沉淀：编写设计规格书、测试计划及表征报告，系统化归档设计经验与IP复用资料； 5. 新技术预研与适配：跟踪新工艺与新技术趋势，解析新标准并评估其对模拟IP设计的影响，推动技术迭代。
1. PDK验证与优化：主导或参与新工艺PDK（模拟/射频部分）的test chip设计、仿真及硅后验证，确保PDK模型、规则及单元的准确性与可靠性，提供设计反馈以提升PCell、仿真模型及设计规则实用性； 2. 设计导向的PDK支持与问题解决：作为PDK团队的技术接口，为设计团队提供深度技术咨询，排查模拟IP开发中与PDK相关的复杂问题（如模型精度、设计规则解读），并编写PDK应用指南及最佳实践文档； 3. DTCO协作与设计可行性研究：与工艺及设计团队协作，应用设计与工艺协同优化方法，通过实际电路设计案例评估工艺节点的性能、面积与功耗潜力，为工艺选择及PDK功能定义提供数据支持； 4. 设计流程与工具优化：主导开发并优化面向PDK的模拟设计流程、验证方法及自动化脚本，提升整体设计效率。