长鑫存储设计验证经理-Design Verification Manager(J19879)
社招全职电路设计类地点：合肥 | 西安 | 上海状态：招聘
工作描述
任职要求 1. 教育背景与专业知识：硕士及以上学历，微电子、集成电路或相关专业毕业，具备CMOS电路设计的基础知识； 2. 专业技能与资格：能使用Spectre、finesim、Virtuoso、Verilog等EDA工具完成电路仿真与验证，能使用UVM、SystemVerilog、VPI/PLI及断言编码进行功能验证，能使用Python或Perl编写验证脚本，有SiliconSmart、PrimeTime和后仿真经验者优先…
登录查看完整工作描述
微信扫码，1秒登录
包括英文材料
学历+
Python+
https://liaoxuefeng.com/books/python/introduction/index.html
中文，免费，零起点，完整示例，基于最新的Python 3版本。
https://www.learnpython.org/
a free interactive Python tutorial for people who want to learn Python, fast.
https://www.youtube.com/watch?v=K5KVEU3aaeQ
Master Python from scratch 🚀 No fluff—just clear, practical coding skills to kickstart your journey!
https://www.youtube.com/watch?v=rfscVS0vtbw
This course will give you a full introduction into all of the core concepts in python.
还有更多 •••
相关职位
校招平头哥秋季202
【必备项】 1、熟悉ASIC芯片设计流程； 2、熟悉System Verilog, Verilog等设计语言； 3、熟悉Simulation, Synthesis, Lint, Formal Veri
更新于 2025-08-04北京|成都|上海
社招电路设计类
1. 教育背景与专业知识：本科及以上学历，微电子、电子工程等相关专业； 2. 行业与专业经验：有LPDDR4或LPDDR5 DRAM产品验证经验者优先考虑； 3. 专业技能与资格：具备CMOS电路
更新于 2026-06-12上海
实习阿里巴巴2027
1. 熟悉ASIC芯片设计流程； 2. 熟悉System Verilog, Verilog等设计语言； 3. 熟悉Simulation, Synthesis, Lint, Formal Verific
更新于 2026-04-23北京|成都|上海
社招3年以上研发技术类
1.教育背景与专业知识：本科及以上学历，电子工程或相关专业，具备电路分析基础； 2.专业技能与资格：精通SystemVerilog与UVM验证方法学，有Assertion使用经验，具备一定的脚本能力（
更新于 2026-08-06上海|北京|合肥