logo of thead

平头哥芯片设计/验证/DFT工程师

校招全职平头哥秋季2026届应届生招聘地点:北京 | 成都 | 上海 | 深圳 | 杭州状态:招聘

任职要求


【必备项】
1、熟悉ASIC芯片设计流程;
2、熟悉System Verilog, Verilog等设计语言;
3、熟悉Simulation, Synthesis, Lint, Formal Verification等流程和EDA工具的使用;
4、熟悉Linux/Unix系统环境,精通Python, Ruby, Perl, TCL, C/C++, Make…
登录查看完整任职要求
微信扫码,1秒登录

工作职责


1、使用Verilog & System Verilog编写芯片RTL代码; 
2、搭建测试平台,产生测试向量验证芯片Function和Performance; 
3、使用综合工具产生网表,优化时序/面积,并参与分析后端布局布线的结果;
4、使用Power分析工具优化芯片功耗; 
5、开发自动化流程提高芯片设计效率。
包括英文材料
Linux+
Unix+
Python+
Ruby+
Perl+
还有更多 •••
相关职位

logo of cxmt
社招电路设计类

1.芯片级DFT架构定义和设计:参与芯片DFT架构的定义和设计,确保芯片设计满足可测试性要求。 2.采用全定制电路设计方法和低功耗电路设计方法学完成DFT电路设计、仿真和优化等工作,包括压缩测试模式、MBIST(Memory Built-In Self-Test)等。 3.协助测试工程师进行ATE(Automatic Test Equipment)silicon分析,debug测试failure,提高芯片良率。 4.负责DRAM DFT设计与测试软硬件协同,帮助实现测试效率提升和测试成本缩减。 5.与其他团队协作:包括指导版图团队进行相关电路布局布线、协同验证团队进行电路调试和问题解决、与测试团队合作进行DFT需求管理与设计实现等。

更新于 2025-09-19上海|西安|合肥
logo of baidu
社招3年以上ACG

-负责制定SOC/ASIC芯片的DFT设计方案和测试方案 -负责DFT电路的实现和验证,优化DFT设计流程,包括MBIST、SCAN、Boundary Scan以及其它可测试性电路设计 -pattern生成和仿真,优化测试覆盖率 -协助团队完成整个芯片的sign-off -与ATE测试团队配合快速解决调试过程中的问题,协助完成测试failure的分析和良率提升,顺利实现芯片量产测试

更新于 2025-03-31北京|上海
logo of jd
社招3年以上芯片设计工程师

技术前瞻与分析:跟踪业界先进SOC技术发展趋势,参与芯片功能定义与关键技术规划; 芯片顶层集成:负责SOC顶层架构设计与系统集成,确保子系统互联与接口规范; 前端设计实现:主导关键模块RTL设计与交付,完成Lint/CDC/RDC检查、低功耗设计与验证(UPF)、逻辑综合及时序分析等全流程前端工作,确保高质量代码实现; 跨团队协同:为DFT、验证、物理实现等环节提供技术支持,确保设计意图在后端实现中的准确传递; 芯片调试与测试支持:参与芯片回片后的系统调试与测试验证,推动设计问题定位与解决方案落地。

更新于 2026-02-08北京
logo of jd
社招3年以上芯片设计工程师

技术前瞻与分析:跟踪业界先进SOC技术发展趋势,参与芯片功能定义与关键技术规划; 芯片顶层集成:负责SOC顶层架构设计与系统集成,确保子系统互联与接口规范; 前端设计实现:主导关键模块RTL设计与交付,完成Lint/CDC/RDC检查、低功耗设计与验证(UPF)、逻辑综合及时序分析等全流程前端工作,确保高质量代码实现; 跨团队协同:为DFT、验证、物理实现等环节提供技术支持,确保设计意图在后端实现中的准确传递; 芯片调试与测试支持:参与芯片回片后的系统调试与测试验证,推动设计问题定位与解决方案落地。

更新于 2026-02-08上海