长鑫存储产品工程师 l Product Engineer(J11422)
任职要求
1.教育背景与专业知识：本科及以上学历，统计学/材料/电子科学等理工科专业；
2.行业与专业经验：3年以上半导体行业…工作职责
1.良率分析跟进：FAB产线生产情况跟踪，及时发布良率分析情况；识别良率趋势并预警； 2.实验分析与失效模型：分析产线实验结果，分析良率异常原因及失效模型；定位问题根因； 3.良率异常发现与除错：良率异常发现与制定除错建议，推动跨部门改善闭环； 4.测试参数监控：良率测试相关参数及时跟进及监控，异常情况及时提出除错建议。
1. CP测试流程与规范定义：主导CP测试流程和测试要求的定义，确保测试方案覆盖完整且高效； 2. 首批硅出片验证：主导CP阶段首批硅出片验证，完成电性测试与功能检查，输出验证结论； 3. 测试条件优化与良率提升：主导CP测试条件的优化，通过参数调整与流程改进提升产品良率； 4. 测试覆盖管控：主导CP测试覆盖率的控制与评估，确保测试覆盖率达标； 5. 良率监控与改善推动：主导产品良率监控，分析良率数据并推动改善计划落地； 6. CP失效分析与工艺反馈：主导CP失效分析，定位问题根因并输出分析结果，反馈给工艺部门推动改善； 7. 新测试模式需求提出：协同设计团队提出新测试模式需求，推动测试方案迭代； 8. 新测试图像开发：主导新测试图像的开发与验证，提升测试效率与准确性。
1.CP测试流程和测试要求定义； 2.CP阶段首批硅出片验证; 3.CP测试条件优化良率提升； 4.CP测试覆盖控制； 5.产品良率监控以及计划推动； 6.CP失效分析以及工艺反馈； 7.新测试模式需求提出给到设计； 8.新测试图像开发。
1. 开发新的后端测试方法，构造完善的DRAM 芯片测试架构，确保CP/RDBI/FT 测试通过的颗粒其在客户端的品质 ； 2. 利用CP/RDBI/FT 数据挖掘对良率分析，失效分析以找出根本原因，提升产品良率； 3. CP/RDBI/FT程序优化。持续改进测试效率，包括流程优化，测试时间减少 TTR (Test Time Reduction)； 4. 具备封装相关的知识背景，确保对外合作的顺利进行； 5. 配合市场部门进行产品产出规划； 6. Fab制程变更风险评估，DRB/MRB风险评估和批次处置。
1、深度参与社区业务的功能迭代与产品生命周期，从需求构思、技术方案设计到上线验证，独立驱动完整的开发闭环； 2、负责服务端核心模块的技术选型与方案设计，在保障系统稳定性与可维护性的前提下，实现业务的快速迭代与高质量交付； 3、数据驱动产品决策：设计并实施 A/B 测试与灰度发布，主动分析业务数据，发现增长机会或潜在问题，推动产品持续优化； 4、善用 AI 工具赋能研发效率，探索将 AI 能力融入开发流程，打破技术边界，实现从产品洞察到上线验证的高效交付； 5、与产品、设计、前后端、数据、测试等上下游角色紧密协作，不局限于执行需求，能主动提出技术视角的产品改进建议。