长鑫存储存储array测试与失效分析工程师-Storage Array Test and Failure Analysis Engineer(J17245)
社招全职研发技术类地点:合肥状态:招聘
任职要求
1. 硕士及以上学历, 微电子 / 集成电路 / 理工类专业优先;
2. 具备电路分析能力;3. 具备较好的半导体器件物理的基础;
4. 具备C/C…登录查看完整任职要求
微信扫码,1秒登录
工作职责
1.负责 DRAM失效分析,并提供针对性的测试方案; 2.熟悉ADVANTEST机台 Memory测试,制定和优化测试方案并分析测试数据; 3.从质量和成本角度,优化测试策略。
相关职位
社招8年以上研发技术类
1.团队建设与人才培养: 组建并领导存储产品阵列特性分析团队,制定团队发展和培训计划,主导项目分配、绩效评估和技术指导; 2.阵列电学特性表征与优化: 主导存储阵列与memory cell特性的电学表征和优化,包括编程/擦除性能表征、存储阵列保持能力、耐久度、读干扰和写串扰等关键指标; 3.测试算法开发与方案导入: 开发并优化阵列级测试算法,搭建阵列测试流程,与测试工程师合作导入测试方案,推动最终方案的落地和实施; 4.失效模式定位与工艺改进: 协同工艺集成、器件和良率工程团队,定位阵列层面失效模式,提出工艺改进建议并跟踪验证效果; 5.下一代产品特性评估: 主导下一代产品的器件和阵列特性评估,为工艺开发提供数据依据和方向指引,与设计、工艺整合、测试、可靠性等多团队紧密配合,推动从研发到量产的顺利过渡。
更新于 2026-07-10合肥|北京|上海
社招5年以上研发技术类
1. 制定新产品的整体导入策略与测试计划,统筹管理项目时程,确保项目从产品验证到量产导入的全过程准时达交; 2. 协调PTE内外功能部门进行产品功能性验证,确保资源效率最大化,统筹解决工艺或设计问题,推动问题最终闭环解决。
更新于 2026-06-12合肥
社招10年以上研发技术类
1.主导DRAM电性失效分析及电路原理拆解,提供技术性指导,推动失效根因定位与闭环; 2.掌握DRAM测试pattern sequence原理及模拟验证方法,并能对团队进行技术性指导。
更新于 2026-06-16上海|合肥