长鑫存储产品可靠性主任工程师-Product Reliability Staff Engineer(J19695)
任职要求
1. 教育背景与专业知识：硕士及以上学历，微电子/集成电路/理工类专业；熟悉DRAM工艺流程及主要失效类型； 2. 专业技能与资格：具备可靠性数据分析能力，能利用统计工具完成correlation分析；具有良好的英语阅读能力，能解读国际技术标准。 3. 行业与专业经验：具备…
工作职责
1.可靠性风险评估： 主导新产品与工艺平台的可靠性风险识别与评估；提前预警产品潜在失效模式，并输出经验总结； 2.失效机理分析： 对产品从研发到量产过程中的可靠性失效问题进行闭环管理；分析总结失效机理，推动设计、测试及工艺环节的改善； 3.XRB风险判定： 根据失效模式判定可靠性风险等级，制定合理评估方案；防止可靠性风险逃逸至客户端。
1. 可靠性测试规划与执行：主导先进工艺平台test vehicle及IP的产品可靠性测试方案设计，包括HTOL、ESD、latchup等测试的样本量、应力条件与接收标准确定； 2. 测试规范与评判规则制定：根据产品特性、客户要求及行业标准，制定详细的可靠性测试计划、技术规范与失效评判规则； 3. 失效分析与根因定位：记录并分析测试过程中的失效现象，通过电性测试与物理分析手段进行根本原因分析，输出改进建议； 4. 测试报告输出与总结：撰写并汇总专业的可靠性测试报告，包括评估总结、数据趋势分析及工艺改进方向； 5. 测试方法开发与结构设计：基于产品和工艺特点，开发新的器件可靠性测试分析方法，设计相关测试结构，确保产品符合工业标准与客户需求。
1.团队管理与技术规划： 管理Memory存储健康度和可靠性分析团队，制定技术路线与人才培养计划，提升团队在可靠性领域的专业能力； 2.健康度监控体系建立： 建立存储芯片全生命周期的健康度监控与管理体系，包括从晶圆级、封装后到系统应用不同阶段的健康度评估标准制定； 3.可靠性测试流程开发： 建立存储产品健康度和可靠性测试流程，包括程序开发、调试和优化，确保各项可靠性指标都能准确得到体现； 4.关键指标定义与算法开发： 定义并持续优化存储产品关键可靠性指标，主导开发健康度预测算法模型，持续提升预测准确度； 5.数据驱动的失效分析： 主导大规模存储可靠性测试数据的实时采集与自动化分析，与产品设计、工艺集成、运营管理等部门紧密合作，推动可靠性问题的闭环改善。
1. 可靠性方案规划：根据JEDEC规范和客户需求规划Flash新产品的可靠性验证方案，与设计和研发部门合作完成芯片可靠性指标评估，执行产品可靠性测试（包括WLR和component level，如Endurance、HTDR、LTDR、HTOL、ESD、latchup等）； 2. 测试计划制定：根据产品特性、客户要求及JEDEC标准，制定详细的Qualification可靠性测试计划、方案、技术规范与评判规则； 3. 失效分析与闭环：分析可靠性测试过程中的失效与问题，进行根本原因分析，提出改进建议，负责失效分析方案制订和报告编写，跟进解决方案的执行与有效性闭环验证； 4. 风险评估与报告输出：撰写、汇总并输出专业的产品Qualification可靠性测试报告、风险评估总结和改进建议； 5. DOE实验与改善：参与产品开发过程中与质量和可靠性相关问题的解决，计划并执行DOE实验验证，及时发现并安排失效分析，制定改善对策并跟进实施效果。
1.可靠性标准制定与仿真分析 研究DRAM可靠性测试JEDEC标准，制定产品可靠性评估计划和判定标准（ELFR/HTOL/LTOL/HAST/TC/ESD等） 主导存储芯片器件级可靠性仿真分析（HCI/BTI/EM/TDDB）及电路可靠性仿真（aging/EM/EOS）；开展封装可靠性仿真（应力/疲劳/热/湿气/CPI） 2.测试程式开发与失效分析 开发并维护DRAM可靠性测试程式（ELFR/HTOL/LTOL等），操作测试设备管理实验环境 执行DRAM产品电性参数测试（基于Datasheet），主导可靠性实验失效分析（电性/封装/制程），跟踪根因改善并撰写认证报告 3.供应链与过程质量管理 管控存储芯片制造供应链质量（封装厂/晶圆代工厂/出货环节），制定量产质量标准，闭环异常案件； 搭建研发过程质量体系，管理设计阶段可靠性风险及设计方案评审 对接客户质量需求，推动客户失效根因澄清与改善 4.产品全生命周期可靠性保障 参与新产品导入（NPI）阶段封装/模组的可靠性认证； 针对产品应用特点优化测试方案，开发创新性分析方法（如AI辅助失效预测）