长鑫存储版图设计工程师 I TEG Design Engineer(J13201)

社招全职3年以上研发技术类2025-09-19地点：合肥状态：招聘

扫码手机上打开

任职要求

1.硕士及以上学历，半导体、物理学、材料科学与工程、微电子等专业；
2.至少3年以上半导体行业经验，在版图设计和验证上有丰富的经验；
3.熟练掌握 cadence virtuoso 或华大Aether等EDA工具；
4.熟悉半导体测试流程，如晶圆测试、可靠性测试；
5.良好的团队协作能力和横向沟通能力。

工作职责

1. 负责版图设计和验证，熟练使用LVS，DRC，LVL等验证工具完成全流程检查；
2. 参与testkey(TEG)设计优化，具备TEG版图优化、功能模块开发及测试结构设计经验；
3.与设计和工艺工程师进行充分的沟通，保证项目按时准确交付。

📮 投递简历 ✨AI模拟面试

难度：

包括英文材料

学历+

Cadence+

测试流程+

相关职位

版图设计工程师 I TD Layout Engineer(J16983)

社招研发技术类

工作职责: 1、根据电路原理图完成版图设计； 2、规划版图的floorplan，与电路设计人员协同，确保版图实现电路功能； 3、完成版图物理验证，包括DRC，LVS，ERC等。

更新于 2025-09-19

版图设计工程师 I Layout Design Engineer(J13280)

社招电路设计类

1.根据集成电路原理图完成版图设计； 2.规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化； 3.完成版图物理验证，包括DRC，LVS，ERC等。

更新于 2025-09-19

版图设计工程师 I Layout Design Engineer(J10335)

社招电路设计类

1、根据集成电路原理图完成版图设计； 2、规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化； 3、完成版图物理验证，包括DRC，LVS，ERC等。

更新于 2025-09-19

版图设计工程师 I Layout Design Engineer(J15776)

社招电路设计类

更新于 2025-09-19