长鑫存储IO设计(J17333)
任职要求
学历要求：硕士及以上，博士优先
专业要求：微电子、电子工程、电子信息、集成电路、物理、材料、化学、光电等理工科专业
其他要求：
1.通过CET-…工作职责
1.设计电路审核的流程及质量控制 2.产品电路设计过程中部门项目支持 3.使用最先进的技术设计和验证高级内存产品中使用的模拟/混合信号电路 4.设计和验证高速/功能复杂/低功耗和电源管理技术先进的存储器芯片
1.设计电路审核的流程及质量控制 2.产品电路设计过程中部门项目支持 3.使用最先进的技术设计和验证高级内存产品中使用的模拟/混合信号电路 4.设计和验证高速/功能复杂/低功耗和电源管理技术先进的存储器芯片
1.设计电路审核的流程及质量控制 2.产品电路设计过程中部门项目支持 3.使用最先进的技术设计和验证高级内存产品中使用的模拟/混合信号电路 4.设计和验证高速/功能复杂/低功耗和电源管理技术先进的存储器芯片
1. 高速IO架构设计与验证：针对应用与存储产品中的高速IO接口电路进行架构设计、电路设计及验证优化，重点开发高速接收器和信号均衡器等关键电路； 2. 系统建模与仿真：使用MATLAB、Verilog-A等建模工具对模拟系统进行建模与仿真，完成性能评估与设计验证； 3. 版图设计协同：指导layout工程师进行版图设计，提出针对电路需求的版图设计要求，确保电路性能最优化； 4. 技术支持与系统协同：熟悉存储产品系统行为，为测试和系统部门提供技术支持，协助完成测试与debug； 5. 前沿技术预研：预先研究用于下一代DRAM产品的高速IO先进技术，推动技术储备与创新。
我们关注并负责建设高效、稳定的AI基础设施，为超大规模的分布式训练/推理提供低延迟、高吞吐以及高性价比的I/O链路优化及分布式存储方案。 1. 集团十万卡级别的混合云AI基础设施内的I/O链路优化，支撑大模型、搜推广等训练推理场景的海量小文件及超大吞吐读写等I/O需求； 2. 紧密结合集团基础设施，探索存算分离、存算一网等网络架构下优异的存储架构，以及跨DC的存储同步与全球数据编排； 3. 探索面向transformer模型架构（LLM\多模态等）的kv-cache大容量、超低延迟的存储与缓存设计，通过RDMA、多级缓存等技术，与计算引擎联合CoDesign，探索下一代“以存代算”和“以存强算”的I/O模式；