长鑫存储SLT测试技术员-SLT Test Technician(J15894)
任职要求
1. 教育背景与专业知识：中专及以上学历，微电子、集成电路、理工、机械、自动化、半导体类专业。2. 行业与专业经验：具备半导体测试设备相关知识…工作职责
1. 设备日常维护： 执行DIMM SLT区域设备日常维护及保养。2. 设备报警处理： 处理设备报警，包括异常分析、硬件的调整及更换、软件的诊断及修复等。3. 设备换型： 基于生产安排对设备进行换型（conversion）以满足产能需求。4. 作业指导执行： 熟悉区域内设备作业指导书，基于作业指导书要求完成日常工作。5. 异常反馈： 及时反馈产线设备异常给相应设备负责人，进行进一步分析与跟进。6. 备件与6S管理： 完成备件和Change Kit的维护管理，确保产线6S标准；配合生产需求执行加班及倒班。
1. Web端测试系统开发：主导DIMM Chip SLT测试系统的Web端设计与开发，优化测试流程与用户体验，提升系统交互效率； 2. 后端架构设计与实现：参与测试业务需求分析，设计并实现高效、稳定的Web后端架构，支撑高并发测试任务； 3. 数据分析与报告生成：开发SLT测试数据分析模块，实现数据可视化展示与自动化报告生成，辅助决策与问题定位； 4. 系统数据交互优化：协同硬件团队，优化上位机（PC端）与Web系统的数据交互协议与接口，确保数据实时性与可靠性； 5. 新技术方案探索落地：跟踪工业互联网技术趋势，探索智能制造、自动化测试相关方案在SLT场景中的落地应用。
负责CPU产品的SLT测试工作，负责验证测路制定、验证用例开发和量产过程中的问题定位。建立行业领先的SLT测试能力，确保量产CPU芯片在真实系统环境中达成服务器级别的功能、性能和可靠性标准。直接面对提升产品质量、达成SLA，降低产线不良率和线上宕机率的核心挑战，对芯片的最终质量承担关键责任。主要工作职责包括： 1. 制定并领导执行CPU芯片的SLT测试整体策略，制定详细的SLT测试计划，包括测试内容、测试条件、通过标准和测试流程 2. 领导SLT测试方法学创新，持续提升测试覆盖率和测试效率 3. 参与SLT测试硬件平台的架构设计、开发 4. 领导SLT测试软件和测试向量的开发开发，包括： （1）BIOS/UEFI定制与优化 以及操作系统（Linux/Windows）镜像定制 （2） 测试套件架构以及自动化测试框架开发 （3） CPU 微架构特性测试 （多核一致性，SRAM 可靠性检查，di/dt 问题检测，IO 功能测试，最大功耗，频率测试等等） 5. 量产过程中，与产品工程、质量、客户工程团队协作，对于线上和产线有问题被客户退货的芯片，带领团队通过强化SLT测试，对芯片问题进行复现和定位，不断改进测试程序，提升覆盖率。"
负责高性能CPU产品的SLT测试工作，负责验证测路制定、验证用例开发和量产过程中的问题定位。建立行业领先的SLT测试能力，确保量产CPU芯片在真实系统环境中达成数据中心级别的功能、性能和可靠性标准。直接面对提升产品质量、达成SLA，降低产线不良率和线上宕机率的核心挑战，对芯片的最终质量承担关键责任。主要工作职责包括： 1. 制定并领导执行CPU芯片的SLT测试整体策略，制定详细的SLT测试计划，包括测试内容、测试条件、通过标准和测试流程 2. 领导SLT测试方法学创新，持续提升测试覆盖率和测试效率 3. 参与SLT测试硬件平台的架构设计、开发 4. 领导SLT测试软件和测试向量的开发开发，包括： （1）BIOS/UEFI定制与优化 以及操作系统（Linux/Windows）镜像定制 （2） 测试套件架构以及自动化测试框架开发 （3） CPU 微架构特性测试 （多核一致性，SRAM 可靠性检查，di/dt 问题检测，IO 功能测试，最大功耗，频率测试等等） 5. 量产过程中，与产品工程、质量、客户工程团队协作，对于线上和产线有问题被客户退货的芯片，带领团队通过强化SLT测试，对芯片问题进行复现和定位，不断改进测试程序，提升覆盖率。
1. 失效模式研究与算法设计：系统性研究内存芯片在SLT平台下的复杂失效模式与行为特征，设计并实现创新、高效的SLT内存测试与诊断算法； 2. 测试流程与算法优化：对现有SLT测试流程及算法库进行持续迭代与优化，提升测试覆盖率与测试效率，强化与CP/FT测试结果的相关性分析，构建精准的失效预测与诊断模型； 3. 多平台测试策略定义：评估不同系统平台对内存测试的影响，定义并优化针对多平台的SLT测试策略与覆盖范围。