长鑫存储智能产品设计研发(J17326)
任职要求
学历要求：硕士及以上，博士优先 专业要求：微电子、计算机科学、电子信息工程、人工智等相关专业 其他要求： 1.专业背景： -熟悉集成电路设计全流程（前端设计、物理设计、验证），精通DTCO、DFM、DFY方法论 -具备AI算法研究经验，研究方向包括但不限于：设计自动化（DA）、强化学习、图神经网络（GNN）在EDA中的应用 2.工具与编程： -熟练使用Python、C++，掌握TensorFlow、PyTor…
工作职责
1.AI工具开发与整合： -基于大模型技术（如NLP、强化学习），开发智能设计辅助工具，帮助Junior工程师快速提升设计能力，缩短学习周期。 -推动DTCO（设计-技术协同优化）、DFM（可制造性设计）、DFY（可良率设计）系统的AI化落地，实现设计自动化验证。 2.设计流程优化： -构建智能根因溯源系统，通过数据分析和AI算法快速定位设计缺陷，提升问题解决效率。 -优化电路设计全流程，缩短设计周期，主导约束驱动的设计方法学创新。 3.跨部门协作与落地： -与EDA工具团队、制造工艺团队紧密合作，推动AI工具在实际生产环境中的部署与应用。 -撰写技术文档和案例库，赋能团队技术能力提升。 4.前沿技术研究： -跟踪AI+EDA领域国际最新进展（如生成式设计、自适应优化算法），主导技术预研与专利布局。
AI测试系统开发： -基于大模型技术构建智能测试平台，实现测试用例自动化生成、测试结果实时分析及缺陷预测，提升测试覆盖率至99%以上。 -开发AI驱动的动态测试策略优化引擎，缩短测试周期30%-50%，降低冗余测试用例比例。 2.测试数据分析与溯源： -构建多维度测试数据湖，利用深度学习挖掘测试数据中的潜在失效模式，实现缺陷根因的秒级定位。 -设计测试约束左移方案，在早期设计阶段介入风险识别，减少后期迭代成本。 3.测试流程智能化重构： -主导AI与传统测试工具（如LabVIEW、Jenkins）的深度融合，推动自动化测试向自主决策测试演进。 -研发自适应测试框架，支持复杂场景（如高低温、电压瞬变）下的智能参数调优与异常捕获。 4.跨领域协同创新： -联动设计、制造及可靠性团队，建立测试-设计反馈闭环，驱动产品设计规则优化。 -沉淀AI测试知识图谱，形成可复用的测试模式库与最佳实践指南。
1.AI验证工具开发： -研发基于大模型的智能验证工具，覆盖功能验证、时序验证及物理验证全流程，提升验证效率与精度。 -构建AI驱动的自动化测试生成系统，优化验证覆盖率并缩短验证周期。 2.缺陷预测与根因分析： -开发缺陷智能预测模型，通过数据挖掘与模式识别减少漏检/误检，实现验证结果精准溯源。 -验证流程优化，提前规避设计风险，降低后期迭代成本。 3.验证流程重构： -主导AI与传统EDA验证工具（如VCS、QuestaSim）的深度集成，推动验证流程标准化与智能化。 -探索形式化验证（FormalVerification）与AI结合的创新方法，突破复杂场景验证瓶颈。 4.跨领域协作： -联动设计团队、工艺团队及AI算法团队，推动验证工具落地适配。 -沉淀验证知识库，形成可复用的验证策略与案例模板。
1.负责 DRAM 产品研发全生命周期的 AI 应用研发，包括生产&机台大数据 AI 分析及AI Agent 系统搭建，提升研发质量与效率 2.开展 AI 辅助半导体工艺研发，基于 AI 技术优化工艺仿真模型；构建材料验证仿真模型，评估材料性质与电性的关联 3.研发半导体行业专用大模型，建设研发数智化知识底座，支撑多源异构数据的 AI 应用落地 4.承担半导体核心工艺仿真工作，涵盖多物理场 （力学，热场，流体，电磁场，等离子体等）仿真 / 第一性原理计算的原子模拟（界面反应，高分子材料设计等）/ DFT的化学反应（Bulk, surface, interface, molecule）模拟 / 材料基本特性模拟（缺陷，能带，介电常数等）和前驱体材料设计 / 工艺与电性TCAD仿真 5.为研发产能管理与生产率提升，结合机器学习/深度学习等数据分析与优化技术，优化产能管理模型，提升设备与产线生产率
1.前瞻性测试系统开发： -构建面向未来DRAM产品的智能测试平台，攻克超高速接口测试、3D堆叠结构（TSV）多物理场耦合分析等难题。 -研发AI驱动的动态测试策略引擎，实现测试用例自动化生成与覆盖率实时优化，测试效率提升。 2.缺陷预测与根因溯源： -开发基于深度学习的缺陷预测模型，提前识别潜在失效模式。 -构建多维度测试数据湖，融合电性参数、工艺波动与可靠性数据，实现缺陷根因的毫秒级定位。 3.测试流程创新： -主导AI与传统测试设备的深度集成，推动测试向量自主优化与自适应校准。 -开发面向存算一体（PIM）架构的功能-性能联合测试框架，突破近存计算场景下的验证瓶颈。 4.跨领域协同与标准制定： -联动设计团队建立测试约束左移机制，在架构设计阶段介入风险验证。 -参与JEDEC/IEEE测试标准制定，主导超低电压（VLP）测试方法论与车规级DRAM（AEC-Q100）可靠性验证规范提案。