长鑫存储DRAM新型产品测试预研(J17327)
任职要求
学历要求：硕士及以上，博士优先 专业要求：微电子、电子工程、计算机科学、物理学、统计学等相关专业 其他要求： 1.专业背景： -精通DRAM测试全流程（CP、FT、WAT），熟悉高速接口测试（如眼图、抖动分析）、可靠性测试（HTOL、ESD）及多物理场耦合分析 -具备AI在测试领域的研究经验，研究方向包括：强化学习优化测试序列、生成式对抗网络（GAN）模拟极端测试场景等 2.工具与技能： -熟练使用Python、Matlab进行测试数据分析与建模，掌握V93000、Ultr…
工作职责
1.前瞻性测试系统开发： -构建面向未来DRAM产品的智能测试平台，攻克超高速接口测试、3D堆叠结构（TSV）多物理场耦合分析等难题。 -研发AI驱动的动态测试策略引擎，实现测试用例自动化生成与覆盖率实时优化，测试效率提升。 2.缺陷预测与根因溯源： -开发基于深度学习的缺陷预测模型，提前识别潜在失效模式。 -构建多维度测试数据湖，融合电性参数、工艺波动与可靠性数据，实现缺陷根因的毫秒级定位。 3.测试流程创新： -主导AI与传统测试设备的深度集成，推动测试向量自主优化与自适应校准。 -开发面向存算一体（PIM）架构的功能-性能联合测试框架，突破近存计算场景下的验证瓶颈。 4.跨领域协同与标准制定： -联动设计团队建立测试约束左移机制，在架构设计阶段介入风险验证。 -参与JEDEC/IEEE测试标准制定，主导超低电压（VLP）测试方法论与车规级DRAM（AEC-Q100）可靠性验证规范提案。
1.前沿技术预研： -主导3DDRAM（垂直堆叠电容）、FeRAM混合架构等颠覆性技术的原型设计与仿真验证，突破1αnm以下制程的物理极限。 -开发存算一体（PIM）架构下的DRAM单元设计，实现内存内AI运算加速，能效比提升。 2.跨学科协同创新： -探索新型材料（如铁电材料HZO、二维半导体）在DRAM单元中的应用，构建从器件物理到系统级可靠性的全链路模型。 3.设计-制造协同攻关： -推动DTCO（设计-技术协同优化）在先进DRAM制程中的落地。 4.技术标准与专利布局： -参与JEDEC等国际标准组织的新协议制定，主导高速接口的电气规范与测试方法论提案。 -构建核心技术专利池，年均提交5+项高价值发明专利。
1.系统级设计验证架构： -主导未来DRAM产品的全流程验证方案，覆盖从RTL级到硅后测试的电气特性、时序一致性及功能正确性验证。 -开发基于AI的智能验证框架。 2.多物理场耦合仿真与验证： -构建电磁-热-力多物理场联合仿真平台。 -针对硅光互连（等新型接口，开发混合电-光信号验证模型。 3.预研技术风险验证： -对颠覆性技术（如FeRAM混合架构、存算一体单元）进行硅前验证，建立从器件模型到系统行为的全链路验证流程。 -利用形式化验证提前识别设计规范冲突，减少流片后设计迭代次数。 4.跨领域协同与标准推动： -联动设计、封装及测试团队建立验证左移（Shift-Left）机制，在架构设计阶段植入可验证性约束（DFV）。 -参与JEDEC/IEEE标准制定，主导高速接口协议的兼容性验证方法论提案。
1.新型DRAM阵列存储架构开发； 2.新型DRAM晶体管/电容材料研发； 3.新型器件设计及性能优化； 4.关键工艺及工艺集成技术研发； 5.TEG设计、外围电路设计、结构/电学测试方案开发； 6.材料、工艺及器件仿真。
1.新型DRAM晶体管/电容材料开发； 2.新型DRAM阵列存储架构研发； 3.新型器件设计及性能优化； 4.关键工艺及工艺集成技术研发； 5.TEG设计； 6.结构/电学测试方案开发； 7.材料、工艺及器件仿真； 8.新技术研发等。