长鑫存储DRAM新型产品测试预研(J17327)

任职要求

学历要求：硕士及以上，博士优先
专业要求：微电子、电子工程、计算机科学、物理学、统计学等相关专业
其他要求：
1.专业背景：
-精通DRAM测试全流程（CP、FT、WAT），熟悉高速接口测试（如眼图、抖动分析）、可靠性测试（HTOL、ESD）及多物理场耦合分析
-具备AI在测试领域的研究经验，研究方向包括：强化学习优化测试序列、生成式对抗网络（GAN）模拟极端测试场景等
2.工具与技能：
-熟练使用Python、Matlab进行测试数据分析与建模，掌握V93000、Ultraflex测试机台编程能力。
-熟悉大数据处理技术（如Spark、Flink）及分布式测试系统架构者优先
3.项目经验：
-参与过DRAM测试方案开发，或主导过超高速接口硅后验证项目
-在ITC、IEEETestConference等顶级会议发表过测试相关论文者优先
4.综合素质：
具备将测试需求转化为统计模型的能力，对测试数据异常模式有敏锐洞察力
适应高强度技术攻关，能在6个月内完成从算法设计到量产测试方案的落地闭环
优秀的跨团队协作能力，可同步对接设计、工艺及可靠性团队

工作职责

1.前瞻性测试系统开发：
-构建面向未来DRAM产品的智能测试平台，攻克超高速接口测试、3D堆叠结构（TSV）多物理场耦合分析等难题。
-研发AI驱动的动态测试策略引擎，实现测试用例自动化生成与覆盖率实时优化，测试效率提升。
2.缺陷预测与根因溯源：
-开发基于深度学习的缺陷预测模型，提前识别潜在失效模式。
-构建多维度测试数据湖，融合电性参数、工艺波动与可靠性数据，实现缺陷根因的毫秒级定位。
3.测试流程创新：
-主导AI与传统测试设备的深度集成，推动测试向量自主优化与自适应校准。
-开发面向存算一体（PIM）架构的功能-性能联合测试框架，突破近存计算场景下的验证瓶颈。
4.跨领域协同与标准制定：
-联动设计团队建立测试约束左移机制，在架构设计阶段介入风险验证。
-参与JEDEC/IEEE测试标准制定，主导超低电压（VLP）测试方法论与车规级DRAM（AEC-Q100）可靠性验证规范提案。