长鑫存储逻辑设定工程师 - Logic Setting Engineer(J17131)
任职要求
1.教育背景与专业知识：硕士研究生学历，理工类专业，计算机、自动化、通信或电子等相关专业； 2. 专业技能与资格：熟练使用Excel，能使用C、C++、C#、Python、Java或Calibre…
工作职责
1. 脚本与表单自动化处理：主导Script e-form的开发与处理，优化表单流程，提升数据流转效率； 2. Script咨询与支持：作为Script技术咨询窗口，解答内外部需求，推动脚本方案落地； 3. 流程标准化维护：制定并持续更新Script作业流程SOP，确保操作规范性与可追溯性； 4. 效率工具与软件开发：开发提升工程师作业效率的软件工具，识别并实现自动化场景，减少重复劳动； 5. Mask Design辅助开发：参与Mask Design Dummy Insert Deck的开发与优化，支持设计流程顺畅运行。
1、参与模块级别电路规格定义，包括对算法的分析、模块spec的制定； 2、独立完成IC数字模块级设计、RTL实现，简单功能仿真； 3、对所负责的模块进行PPA（功耗/性能/面积）优化； 4、负责完成某小算法模块的UVM环境搭建与测试； 5、支持现有老验证环境的改进与优化。
1.数字控制逻辑设计与验证： 主导Memory存储器数字控制逻辑的架构设计，完成RTL编码与功能仿真验证，确保设计符合功能规格要求； 2.接口协议逻辑实现： 基于ONFI或Toggle Mode协议规范，开发接口物理层与链路层逻辑，支持DDR、NV-DDR等模式，实现命令解码器与地址参数解析功能； 3.ECC控制调度协同： 协同制定纠错码控制接口方案，实现LDPC或BCH引擎的调度与交互逻辑，优化面积、延迟与功耗的平衡； 4.跨功能模块集成： 与模拟混合信号、固件及系统架构团队合作，定义寄存器映射、中断机制及调试接口，制定阵列访问时序与电压切换窗口方案； 5.硅后验证与问题闭环： 参与芯片bring-up、硅后调试及性能优化，分析并解决时序、功耗及可靠性相关的问题，确保产品满足规格书要求。
● 负责SOC、subsystem 逻辑综合、DFT merge、形式验证、STA signoff等工作。 ● 和前后端团队合作，完成芯片设计过程中 clock/reset方案，low power和power domain划分方案，时序收敛等工作。 ● 熟悉SDC、timing check、VCLP/CLP check，成为流片前timing质量把关人。
● 负责SOC、subsystem 逻辑综合、DFT merge、形式验证、STA signoff等工作。 ● 和前后端团队合作，完成芯片设计过程中 clock/reset方案，low power和power domain划分方案，时序收敛等工作。 ● 熟悉SDC、timing check、VCLP/CLP check，成为流片前timing质量把关人。