长鑫存储数字模拟工程师 I Digital Simulation Engineer(J17230)
任职要求
1、需要至少2年的DRAM电路设计经验。 2、对模拟和数字电路以及互补式金属氧化物半导体（CMOS）器件有深入的知识和理解。 3、熟练掌握EDA设计工具，如Spectre、FineSim、HSPICE、Virtuoso等。 4、具备模拟信号电路设计和验证经验，包括电路实现、时序分析和优化；有降低功耗或提升性能经验者优先。 5、有DRAM、NAND闪存、SRAM或其他阵列型电路产品设计和验证经验者优先；有ADC经验者也可接受。 6、强大的团队合作和沟通能力。 7、优秀的学习能力、自我驱动力，以及在灵活多变的环境中的适应能力
工作职责
职责： 1、设计与存储单元阵列相关的核心电路，并开发DRAM通用IP。 2、评估并优化高性能DDR和LPDDR的内存架构。 3、模拟、验证和分析电路功能和性能。 4、协助建立设计流程和质保流程。 5、监督布局和验证过程，包括布局规划、布局和布线；并指导布局工程师进行布局开发。 6、为产品工程部门提供硅调试方面的支持。
1.与芯片IO设计、Package设计、PCB设计等同事协作，完成电源以及高速数字接口的仿真、分析以及优化工作； 2.针对电源完整性以及信号完整性搭建仿真测试平台； 3.使用常用各种等EDA工具抽取Package、PCB的电路模型； 4.对仿真电路进行实际测试，根据实测结果，完善和优化仿真平台； 5.跟踪研究常见的各种高速总线接口，完成仿真建模，并形成PCB走线规则。
1.芯片级DFT架构定义和设计：参与芯片DFT架构的定义和设计，确保芯片设计满足可测试性要求。 2.采用全定制电路设计方法和低功耗电路设计方法学完成DFT电路设计、仿真和优化等工作，包括压缩测试模式、MBIST（Memory Built-In Self-Test）等。 3.协助测试工程师进行ATE（Automatic Test Equipment）silicon分析，debug测试failure，提高芯片良率。 4.负责DRAM DFT设计与测试软硬件协同，帮助实现测试效率提升和测试成本缩减。 5.与其他团队协作：包括指导版图团队进行相关电路布局布线、协同验证团队进行电路调试和问题解决、与测试团队合作进行DFT需求管理与设计实现等。
1.程序开发 -多平台CP或FT量产设备程序开发与转换管理； 负责多平台CP或FT量产产品流程改善并释放标准作业流程； 多平台新测试功能需求导入评估与功能实现； 2.面向量产 -依据产能需求,推动测试时问优化与缩减； -产线软硬体问题改善与预防机制建立； 量产产线监控方案与低良率问题排除； 3.测试治具开发: 第二供应商的CP或FT量产测试板验证之程序开发及协助验证； -配合新设备及器具导入评估与实验收集； 4.新测试设备开发及导入 依据未来量产需求之多平台,参子开发新的测试设备测试理中开发。
1.程序开发 -量产设备或新量产平台程序开发与转换管理 -负责量产产品流程改善并释放标准作业流程 -新测试功能需求导入评估与功能实现 2.量产面向 -依据产能需求，推动测试时间优化与缩减 -产线软硬体问题改善与预防机制建立 -量产产线监控方案与低良率问题排除 3.测试治具开发： -第二供应商的量产测试板设计与验证 -配合新设备及器具导入评估与实验收集 4.新测试设备开发及导入 -调研或跟踪行业研发动态和突破性技术 -依据量产需求功能开发新的测试设备优化流程或降低成本