长鑫存储器件研发工程师-Device Engineer(J13912)
任职要求
1.硕士及以上学历，微电子、电子工程、材料科学、物理等相关专业； 2.5年以上半导体器件研发工程经验，有先进DRAM/Array device /Logic成功研发/量产经验者优先； 3.深入理解半导体器件物理、制造工艺全流程及各模块（光刻、蚀刻、薄膜、扩散、离子注入、CMP）的相互作用； 4.精通半导体电性测试原理、熟悉与理解产品测试原理，DRAM相关电路功能与设计； 5.熟练掌握 SPC, DOE, FMEA, RCA 等工程方法，具备极强的数据分析和问题解决能力； 6.优秀的项目管理和跨部门沟通协调能力； 7.流利的英文读写能力，能进行国际技术交流。
工作职责
1、负责特定技术节点或特定产品的Array/CMOS device 性能优化工作，达成产品性能、良率及可靠性目标； 2、针对电性失效（Electrical Failure）和良率损失（Yield Loss），定位问题根源（Root Cause），通过工艺优化或测试调整解决问题； 3、设计并执行整合层级的实验（DOE），优化整体Array 制程条件； 4、与产品工程师（Product Engineer）、良率工程师（Yield Engineer）、设计部门（Design）紧密合作，进行产品性能调试（Debug）和良率提升（Yield Improvement）。
As a senior device engineer, do device design, characterization, issue cause analysis & give direction of improvement, and cover qualification. Expect to lead development, educate and take care of young menbers. 1.Device design, characterization and capture the device phisics. 2.Qualify the device reliability and variation. Device parameter and design rule control. 3.Improvement device performance. Layout & process optimization.
1.分析CMOS器件WAT结果，根据in-line数据分析原因； 2.根据项目要求制定器件结构物理参数目标； 3.与产品设计部门合作，对关键器件参数进行优化； 4.解决产品量产之前的器件参数达标以及波动控制的管控。
1.分析CMOS器件WAT结果，根据in-line数据分析原因； 2.根据项目要求制定器件结构物理参数目标； 3.与产品设计部门合作，对关键器件参数进行优化； 4.解决产品量产之前的器件参数达标以及波动控制的管控。
1.Improve device performance and Layout & process optimization; 2.Characterize Device and Understanding the device mechanism well; 3.Qualify the device reliability and variation. Device parameter and design rule control.