字节跳动芯片DFT工程师（北京）
社招全职2年以上JPUVP地点：北京状态：招聘
任职要求
1、研究生学历，微电子/电子/计算机等相关专业毕业，2年以上DFT工作经验； 2、具备熟练的脚本技能（例如TCL，Perl，Python等) ; 3、熟练…
登录查看完整任职要求
微信扫码，1秒登录
工作职责
1、负责SoC芯片中的DFT相关工作，包括Scan，MBIST，ATPG，Boundary Scan等等； 2、和其他团队合作，完成芯片设计过程中相关的Timing/Power-IR分析和收敛； 3、流片后进行ATE测试，包括向量调试，覆盖率优化，解决测试中遇到的各种问题。
包括英文材料
学历+
脚本+
[英文] Scripting language
https://en.wikipedia.org/wiki/Scripting_language
https://zhuanlan.zhihu.com/p/571097954
一个脚本通常是解释执行而非编译。脚本语言通常都有简单、易学、易用的特性，目的就是希望能让程序员快速完成程序的编写工作。
还有更多 •••
相关职位
社招4年以上技术-芯片
候选人将负责以下任务： ‒ 参与超大规模芯片top DFT的实现及验证，包括SSN、SCAN，MBIST，BISR，BSD，SSN 等 ‒ 实现tile 上DFT的实现及验证，包括第三方PHY等DFT的集成开发 ‒ 参与先进DFT技术flow的开发验证，例如SSN、INST、Logic_Bist 等， 负责维护DFT 脚本。 ‒ 利用DFT技术辅助func实现debug。 ‒ 实现 mbist/scan disgnosis、良率分析及提升。 ‒ 实现DFT SDC 的开发并支持后端DFT timing收敛。 ‒ 生成高覆盖率低测试成本的ATE pattern，实现对pattern 的优化。
更新于 2026-04-08成都|北京|杭州
社招3年以上ACG
-负责制定SOC/ASIC芯片的DFT设计方案和测试方案 -负责DFT电路的实现和验证，优化DFT设计流程，包括MBIST、SCAN、Boundary Scan以及其它可测试性电路设计 -pattern生成和仿真，优化测试覆盖率 -协助团队完成整个芯片的sign-off -与ATE测试团队配合快速解决调试过程中的问题，协助完成测试failure的分析和良率提升，顺利实现芯片量产测试
更新于 2025-03-31北京|上海
校招平头哥秋季202
1、使用Verilog & System Verilog编写芯片RTL代码； 2、搭建测试平台，产生测试向量验证芯片Function和Performance； 3、使用综合工具产生网表，优化时序/面积，并参与分析后端布局布线的结果； 4、使用Power分析工具优化芯片功耗； 5、开发自动化流程提高芯片设计效率。
更新于 2025-08-04北京|成都|上海
校招芯片研发
1. 负责芯片后端设计工作，完成芯片RTLtoGDS的设计，包括综合，自动布局布线，参数提取，时序分析，DFT设计，物理验证，功耗分析，全定制电路设计/仿真等工作。
北京