字节跳动芯片硬件架构设计工程师-视频编解码算法
任职要求
1、硕士及以上学历，图像，视频处理，和视频压缩等相关专业； 2、深入理解视频编解码算法，比如H.264/AVC, H.265/HEVC等； 3、熟悉C/C++编程，有扎实的数据结构与算法功底； 4、视频处理和视频编码算法相关的硬件架构设计经验。 具备以下条件者优先： 1、熟悉最新的视频编码算法和标准，比如VVC，AV1等； 2、有高质量视频编码硬件架构设计和RTL设计相关经验； 3、了解机器学习算法，有机器学习相关的硬件架构设计/实现经验等。
工作职责
1、设计面向数据中心的高效率、高密度、低延时、低功耗的视频转码硬件解决方案； 2、设计高效率的视频编码算法、C-model、和硬件架构； 3、与硬件设计和验证团队配合，输出视频编码硬件核心模块。
1.参与设计业界领先的面向腾讯丰富业务场景的数据中心视频处理VPU芯片开发； 2.参与设计视频编码算法和视频处理CV类硬件算法选型及优化，完成C-model和硬件设计； 3.完成模块架构设计、 RTL开发、PPA优化及DC综合； 4.协同完成功能验证，芯片仿真，回片测试及业务落地工作。
1、设计并开发新一代AR/VR/MR设备的视频编解的算法； 2、根据产品需求，定义多媒体编解码相关的软硬件Pipeline架构以及各项指标； 3、根据系统对延时、带宽、功耗要求以及芯片硬件开销，结合整体多媒体管线，对算法进行优化并开发IP的算法原型； 4、配合FPGA团队进行Pipeline IP的原型验证，确定IP的性能指标以及参数范围； 5、与多职能团队或者IP供应商合作进行联合设计和开发。
1、设计并开发新一代AR/VR/MR设备的视频编解的算法； 2、根据产品需求，定义多媒体编解码相关的软硬件Pipeline架构以及各项指标； 3、根据系统对延时、带宽、功耗要求以及芯片硬件开销，结合整体多媒体管线，对算法进行优化并开发IP的算法原型； 4、配合FPGA团队进行Pipeline IP的原型验证，确定IP的性能指标以及参数范围； 5、与多职能团队或者IP供应商合作进行联合设计和开发。
1、设计开发视频编解码芯片和FPGA的软件/Firmware，包括需求分析、路线制定、架构设计、功能设计和开发等； 2、分析、设计、开发和调试用于图像处理、视频处理和视频转码的FPGA/ASIC环境中的Firmware； 3、在嵌入式实时操作系统环境中开发C/C++软件/Firmware； 4、设计转码的码率控制算法和质量分析； 5、在不同的仿真平台上进行ASIC Firmware的开发和调试，包括Palladium/Haps/X1/FPGA等； 6、合作支持字节跳动的各项业务，包括直播/点播/实时通信/图像处理等。