字节跳动SOC设计工程师（Low Power方向）-Data（上海）
任职要求
1、电子、微电子、计算机相关专业，2年以上SOC设计经验； 2、熟悉SOC设计流程和方法学；有Low Power或Thermal交付经验加分； 3、熟悉RTL设计，熟练使用Synopsys/Cadence/Mentor等EDA工具；有Low Power IP或UPF设计经验加分； 4、熟悉ASIC Power分析和优化方法；有Power Simulation或Correlation经验加分； 5、工作认真负责，有良好的跨部门沟通、学习能力，良好的团队协作精神。
工作职责
1、负责Low Power IP设计交付（AVS，Dvfs Handler等）； 2、负责SOC Low Power设计交付（Power Tree，UPF，Low Power Control，Thermal Control等）； 3、参与SOC功耗场景的定义和Power Target分解； 4、与设计人员合作完成芯片Power Optimization和Power Signoff； 5、参与构建Power Model。
1、负责Low Power IP设计交付（AVS，Dvfs Handler等）； 2、负责SOC Low Power设计交付（Power Tree，UPF，Low Power Control，Thermal Control等）； 3、参与SOC功耗场景的定义和Power Target分解； 4、与设计人员合作完成芯片Power Optimization和Power Signoff； 5、参与构建Power Model。
1、负责Low Power IP设计交付（AVS，Dvfs Handler等）； 2、负责SOC Low Power设计交付（Power Tree，UPF，Low Power Control，Thermal Control等）； 3、参与SOC功耗场景的定义和Power Target分解； 4、与设计人员合作完成芯片Power Optimization和Power Signoff； 5、参与构建Power Model。
1、负责Low Power IP设计交付（AVS，Dvfs handler等）； 2、负责SOC Low Power设计交付（Power tree，Upf，Low Power Control，Thermal Control等）； 3、参与SOC 功耗场景的定义和Power Target分解； 4、与设计人员合作完成芯片Power Optimization和Power Signoff； 5、参与构建Power Model。
1. 从功耗的维度参与软硬件协同策略和芯片总体架构方案设计 2. 负责芯片功耗场景的分析和定义，完成芯片总体功耗目标的制定，并将总体目标分解至各个子系统 3. 设计SoC低功耗架构,包括供电架构（Voltage domain, Power rail和Power domain）和Power Sequence，从PMIC到IP级的电源网络方案，Thermal方案，DVFS方案，Clock domain，以及不同层次的Clock gating方案等 4. 定义SOC和每个子系统的Power state，唤醒方案，以及相应功耗指标 5. 构建SoC层面的性能和功耗仿真平台和验证模型，负责芯片关键功耗场景的环境搭建、仿真验证、功耗测试及结果分析，指导优化算法和前端RTL设计 6. 根据功耗仿真与测试等结果，与软件和硬件团队合作，优化微架构和软硬件策略，提升芯片能效 7. 了解边缘AI芯片技术和性能/功耗优化技术的最新进展，探索新的性能/功耗方法学