字节跳动SOC前端设计工程师（IP+SOC）-Data（杭州）
任职要求
1、电子、微电子，计算机等相关专业本科5年，硕士研究生或以上学历并具有3年SOC前端设计工作经验； 2、数字集成电路前端RTL设计相关经验；熟悉Verilog/SystemVerilog等编程工具； 3、熟悉ARMV8系统架构；有开发64位ARMSOC的经验； 4、熟悉数字IC设计流程，…
工作职责
1、根据芯片总体设计要求进行IP模块前端设计，SOC Integration； 2、根据模块规格要求，与软件确定软硬件划分，完成数字电路模块 （包括DFT）RTL设计，包括电路综合、时序检查 （Timing Check）、功能验证、Formal Verification， 仿真等； 3、成模块级功耗，面积，性能分析； 4、给后端设计提供必要的支持。在后端设计完成后进行后仿 （Post Layout Simulation）； 5、参与芯片测试和调试。
1、根据芯片总体设计要求进行IP模块前端详细设计，SOC Integration； 2、根据模块规格要求，与软件确定软硬件划分，完成数字电路模块RTL设计，以及电路综合、时序检查 （Timing Check）； 3、协助验证人员完成EDA验证， FPGA和EMU验证工作； 4、模块级功耗，面积，性能分析； 5、给后端设计提供必要的支持。在后端设计完成后进行后仿 （Post Layout Simulation）； 6、参与芯片测试和调试。
1、根据芯片总体设计要求进行IP模块前端设计，SOC Integration； 2、根据模块规格要求，与软件确定软硬件划分，完成数字电路模块 （包括DFT）RTL设计，包括电路综合、时序检查 （Timing check）、功能验证，Formal Verification， 仿真等； 3、成模块级功耗，面积，性能分析； 4、给后端设计提供必要的支持，在后端设计完成后进行后仿 （Post Layout Simulation）； 5、参与芯片测试和调试。
1、根据芯片总体设计要求进行IP模块前端设计，SOC Integration； 2、根据模块规格要求，与软件确定软硬件划分，完成数字电路模块（包括DFT）RTL设计，包括电路综合、时序检查（Timing Check）、功能验证，Formal Verification，仿真等； 3、成模块级功耗，面积，性能分析； 4、给后端设计提供必要的支持；在后端设计完成后进行后仿（Post Layout Simulation）； 5、参与芯片测试和调试。
1、根据芯片总体设计要求进行IP模块前端设计，SOC Integration； 2、根据模块规格要求，与软件确定软硬件划分，完成数字电路模块（包括DFT）RTL设计，包括电路综合、时序检查（Timing Check）、功能验证，Formal Verification，仿真等； 3、完成模块级功耗，面积，性能分析； 4、给后端设计提供必要的支持；在后端设计完成后进行后仿（Post Layout Simulation）； 5、参与芯片测试和调试。