阿里巴巴达摩院-PE（产品工艺工程师）-RISC V及生态
任职要求
1. 本科及以上学历，半导体、微电子、物理、材料、集成电路等相关专业
2. 深入了解半导体制造技术，熟悉封测、可靠性测试、ATE测试等相关知识，5年以上半导体相关工作经验。有工艺开发、产品…工作职责
1. 负责芯片从TO前到量产阶段工程相关的计划制定，和设计团队、fab、封装厂、测试团队、市场等环节配合，推动芯片的验证和量产导入工作。 2. 负责产品良率的管理与提升，通过分析工艺数据、测试数据，分析失效问题，确定工程问题和良率问题的根本原因，推动责任方采取解决和预防措施，提升产品良率和性能。 3. 负责芯片产品量产阶段的维护工作，管理制造流程的变更和变异，确保产品按计划稳定量产和维持质量要求。 4. 协助QA、RE等完成产品可靠性验证以及客退失效产品的失效分析，确定原因并落实改善措施 5. 支持供应链相关的工程维护等工作。 6. 完善NPI导入流程，积极参与部门与公司内部流程建设和跨部门交流等。
作为芯片互联方向的产品经理，为达摩院规划与定义面向下一代AI数据中心的scale up互联芯片产品方案，与架构师，软件产品经理一起定义有技术前瞻与市场竞争力的产品 - 产品规划：跟踪 Scale-Up/Scale-Out网络架构、研究LPO/NPO/CPO、OCS（光电路交换）等新兴技术路线，制定产品技术路线图。 - 产品定义：结合AI集群Scale Up网络拓扑需求，定义交换芯片/GPU芯片互联端口速率、带宽、时延、功耗、封装形态等核心指标，输出产品MRD/PRD。 - 系统级方案设计：主导电/光互联在 Scale-Up 网络架构方案落地，评估 Pluggable/LPO/NPO/CPO、EPS/OCS等组合对系统 TCO（成本和功耗）、时延的影响，输出技术选型与成本测算报告。 - 项目推进：与架构师、软硬件团队协同，完成产品方案评审，平衡产品性能、成本、功耗与研发周期，确保产品可量产落地。 - 商业化：配合BD团队，输出产品技术白皮书与技术方案，支撑客户选型、方案适配与项目落地，跟进产品上市后市场表现与客户反馈，持续优化产品迭代策略。
1. AI技术融合与优化：将人工智能技术、大模型融入芯片业务开发测试流程，提升产品研发效率和质量。 - 自动化工具开发：开发AI辅助工具，如代码审查工具、自动测试用例生成工具、性能瓶颈分析工具等，提高研发测试的自动化程度。 - 数据处理与分析：利用大模型和AI工具处理大量研发测试数据，包括代码、测试用例、测试执行日志等，优化数据处理流程。 2. AI知识库系统构建 - 知识库设计：设计和构建高效、准确的AI知识库系统，支持业务部门的专业知识生成和服务。 - RAG系统开发：构建和优化RAG（Retrieval-Augmented Generation）系统，实现从知识库中快速准确地检索相关信息，并生成高质量的业务文档和回答。 3. AI辅助工具平台开发 - 工具平台设计：设计和开发AI辅助工具平台，提供统一的接口和工具集，支持多种AI应用。 - 用户支持：为业务部门提供技术支持，确保AI工具平台的稳定运行和高效使用。 4. 项目管理和团队协作 - 需求分析：与业务部门紧密合作，理解业务需求，提供技术解决方案。 - 项目管理：跟踪项目进度，确保按时交付高质量的AI系统。 - 团队协作：与团队成员协作，分享知识和经验，推动团队整体技术水平的提升。
候选人将负责以下任务： ‒ 参与超大规模芯片top DFT的实现及验证，包括SSN、SCAN，MBIST，BISR，BSD，SSN 等 ‒ 实现tile 上DFT的实现及验证，包括第三方PHY等DFT的集成开发 ‒ 参与先进DFT技术flow的开发验证，例如SSN、INST、Logic_Bist 等， 负责维护DFT 脚本。 ‒ 利用DFT技术辅助func实现debug。 ‒ 实现 mbist/scan disgnosis、良率分析及提升。 ‒ 实现DFT SDC 的开发并支持后端DFT timing收敛。 ‒ 生成高覆盖率低测试成本的ATE pattern，实现对pattern 的优化。
● 负责 SoC芯片中MMU（内存管理单元）模块的微架构设计与RTL实现； ● 设计TLB管理、Page Table Walk、地址映射等机制，支撑高效虚拟内存访问； ● 支持软硬协同设计，参与Host-Device统一地址空间、Page Migration等功能开发； ● 负责MMU相关性能分析与优化 ● 推动MMU子系统从设计到验证、交付的完整流程。