理想汽车NPU微架构工程师
任职要求
任职资格： 1、计算机、电子工程及相关专业本科毕业； 2、5年以上芯片架构/前端设计经验； 3、熟练掌握Verilog、 VHDL等设计语言，熟悉片上总线如AMBA等，熟悉crossbar/n…
工作职责
职位描述： 1、理解NPU的设计Spec，完成NPU子系统的微架构设计； 2、进行NPU中重要模块比如指令队列、总线接口、DMA、线性单元等模块的设计； 3、支持验证团队和FPGA仿真团队的验证和仿真，配合验证完成覆盖率的分析与优化； 4、根据需求完成PPA优化； 5、配合FEint和PR工程师完成后端，协助后端团队解决时序和面积问题。
1. 收集并分析典型端侧AI应用场景（如拍照录像、Agent、LLM等）的神经网络模型； 2. 选取典型端侧AI应用场景进行系统级软硬件联合验证； 3. 设计轻量化、高能效的NPU微架构，确定计算单元、控制单元、片上缓存等模块的整体架构方案； 4. 构建指令集及控制机制，支持灵活的操作控制与资源调度； 5. 设计多任务调度机制，支持边缘推理任务的优先级分配与资源共享。 【课题名称】 端侧高效推理NPU架构优化技术研究 【课题内容】 1. 结合端侧设备的功耗、面积和实时性限制，探索轻量化、高能效的NPU微架构设计； 2. 针对常见深度学习算子（卷积、矩阵乘法、注意力机制等）进行硬件友好的重新设计与加速策略研究； 3. 优化片上存储结构（如SRAM/BRAM）以支持高效的数据调度和多任务并行处理； 4. 构建高效的DMA调度机制与片外内存访问控制策略，减少数据传输瓶颈； 5. 研究端侧NPU多任务协同下的推理调度策略，支持任务优先级、时间片切换等机制。
1. 负责自研NPU芯片的系统级、微架构级建模与仿真平台的设计与实现； 2. 主导NPU架构的性能、功耗、带宽等多维度建模分析，支持架构设计空间探索与优化； 3. 结合业务需求，建立高效、可扩展的建模工具链，推动软硬件协同设计； 4. 跟踪业界前沿建模技术，推动建模方法和工具的持续创新。
1、参与或主导Vector/Matrix单元微架构和算子设计，并进行性能、功耗论证； 2、参与或主导Vector/Matrix单元RTL实现与调优； 【课题名称】 通用处理器Vector及Matrix计算单元微架构及算法研究。 【课题内容】 背景：随着AI芯片在深度学习领域的爆发式应用，专用加速器在特定场景下展现出显著优势。然而通用处理器作为计算生态的核心底座，仍需在混合计算负载支持、能效比优化及异构协同能力等维度持续突破： 1. AI规模化部署需求：边缘计算、云边端协同等场景要求通用处理器高效处理AI预处理、逻辑控制与非结构化任务； 2. 摩尔定律放缓倒逼创新：在制程红利递减背景下，需通过微架构革新提升单位晶体管效能； 3. 异构计算融合趋势：通用处理器需与AI加速器深度协同，构建"CPU+XPU"的动态计算网络； 关键挑战： 1. 通用性与效率的平衡 如何在支持多样化指令集的同时，保持对AI算子（如矩阵乘、张量计算）的高效加速； 2. 动态资源调度复杂性 多任务场景下的缓存一致性、乱序执行、分支预测等机制需重构优化； 3. 异构计算通信瓶颈 跨架构内存共享、任务分配策略、低延迟互连协议设计； 4. 能效比突破困境 在先进制程逼近物理极限时，如何通过近似计算、存算一体等架构创新实现能效跃升；
1、参与或主导主流BP算法及微架构分析； 2、参与或主导设计新型BP算法及微架构制定，并进行CA model论证； 3、参与或主导新型BP算法的RTL实现及后续系统调优；